-
Die Erfindung bezieht sich auf analoge
integrierte Schaltkreise in CMOS-Technologie und speziell auf eine
Strom- oder Ladungspumpe zur Verwendung in einem Phasenregelkreis
(phasenverriegelte Schleife, phase-locked loop, "PLL"),
die als integrierte Einheit in dieser Technologie hergestellt ist,
und auf ein Verfahren zum Erzeugen von Ladungspumpsignalen.
-
Die Ladungspumpe ist eine Schleife,
die dazu verwendet wird, unter Nennbedingungen das PLL-Fehlersignal
zu null zu machen. Die Pumpe ist typischerweise zwischen den Phasenkomparator (oder
den Phasen- und Frequenzkomparator) und das PLL-Ringfilter geschaltet und besteht im
wesentlichen aus einem Stromgenerator, der Zunahme- und Abnahmeimpulse
vom Komparator empfängt
und eine Veränderung
eines Filterkondensators proportional zu einer eventuellen Differenz
der Dauer dieser Impulse bewirkt. Genauere Einzelheiten für Phasenregelkreise
sind verfügbar
in den Dokumenten "Low-jitter
process independent DLL and PLL based on selfbiased technique" von J. G. Maneatis,
IEEE Journal of Solid State Circuit, Band 31, Nr. 11, November 1996,
Seiten 1723 ff, und "Fully
integrated CMOS phase-locked loop with 15 to 240 MHz locking range
und ±50
ps jiter" von I.
Novof u. a., ISCCC Digest Technical Papers, Seiten 112 ff., Februar
1995. Beide Dokumente beschreiben auch differentielle Steuerungsstrukturen
für den
PLL-Oszillator. Die
EP 0
674 392 A1 beschreibt einen Phasenregelkreis, bei dem ein
Phasen-/Frequenz-Detektor eine Ladungspumpe mit den logischen Signalen
0 oder 1 beliefert, was zu einer Erhöhung oder einer Erniedrigung
der Frequenz führt.
Die Schleifenschaltung ist allgemein dazu entworfen, sie gegen Rauschsignale
abzuschirmen.
-
Es ist allgemein erwünscht, daß die Ladungspumpe
ihren Betrieb auch schon für
kleine Schleifeneingangs-Phasenfehler startet, und ihre Empfindlichkeit
ist deshalb eine wichtige Forderung. Kleine Phasenfehler entsprechen
sehr kleinen Unterschieden in der Dauer zwischen den beiden an die Pumpe
gelieferten Impulsen und somit einem Ringfilter-Steuersignal sehr
kurzer Dauer. Beim Implementieren der Pumpe als integrierte Schaltung
wurde aufgrund der Schaltungskomponenteneigenschaften, die unvermeidlicherweise
weit vom Ideal entfernt sind, herausgefunden, daß eine im Fall sehr kurzer Impulse
eingeführte
Korrektur nicht vorhergesagt werden kann und deshalb schwierig zu
steuern ist. Außerdem
werden, wenn der PLL-Oszillator in differentieller Weise gesteuert
ist – eine
zur Verminderung des Zitterns normalerweise angewandte Lösung -, die
auf jedem der Steuersignale beruhenden Effekte aufsummiert und erhöhen die
Unbestimmtheit der Korrektur.
-
Ein weiteres Problem besteht darin,
daß das Filter
einen Kondensator von relativ kleiner Kapazität enthält, und zwar aufgrund technologischer
Ursachen, die von den Integrationsprozessen abhängen. Hieraus folgt, daß aus Gründen der
Stabilität
der Widerstand im Filter im Prinzip relativ hoch sein muß, was zusätzlich zur
durch die zu kurze Dauer der Filtersteuersignale eingeführte Unbestimmtheit
noch System-Fehlfunktionen
bewirken kann.
-
Dieses letztere Problem wurde gelöst, indem widerstandslose
Filter verwendet wurden und die Schleifenoszillatoren mit einer
zusätzlichen
Steuerung gespeist wurden, die beispielsweise von einer zusätzlichen
Pumpe erzeugt wurde, wie es in den beiden oben genannten Dokumenten
beschrieben ist, insbesondere im Dokument von Novof u. a. Dieses
Steuersignal würde
jedoch ein Impulssignal von kurzer Dauer sein, das den Oszillatorbetrieb
stört.
-
Demgegenüber wird gemäß der Erfindung eine
Ladungspumpe geschaffen, die die Notwendigkeit der Lieferung sehr
kurzer Impulse an das Ringfilter und den Oszillator beseitigt.
-
Die Erfindung betrifft eine Phasenregelkreis-Ladungspumpe
für die
Erzeugung eines Stromsignals zur Steuerung wenigstens eines Ringfilters
in einem Phasenregelkreis, in welchem ein Phasendetektor periodisch
die Pumpe mit ersten und zweiten Impulsen versorgt, wobei die Zeitdifferenz
zwischen deren Emissionszeitpunkten von dem Regelkreis-Eingangssignal-Phasenverhältnis abhängt und die
eine vorbestimmte simultane Anwesenheit aufweisen und dazu ausgebildet
sind, die Zu- oder
Abnahme der Kreisausgangsgröße zu steuern,
wobei der Regelkreis umfaßt:
- – eine
Logikschaltung zum Erkennen der vorbestimmten simultanen Anwesenheit
des ersten und des zweiten Impulses und zum Erzeugen eines dritten
diese simultane vorbestimmte Anwesenheit repräsentierenden Impulses;
- – ein
Verzögerungselement,
welches diesen dritten Impuls empfängt und ihn nach einer vorbestimmten
Zeitspanne, die länger
als die vorbestimmte simultane Anwesenheit und kürzer als die Wiederholungsperiode
der ersten und der zweiten Impulse ist, wieder aussendet;
- – eine
erste und eine zweite Integratorschaltung, die durch den ersten
bzw zweiten Impuls betätigt werden
und durch den dritten Impuls deaktiviert werden und Ausgangssignale
erzeugen, deren Amplituden von der Dauer der ersten bzw der zweiten
Impulse abhängen
und deren Dauer von den Emissionszeitpunkten der ersten und der zweiten
Impulse und der Dauer der vorbestimmten Zeitspanne abhängt,
- – eine
Subtraktionseinrichtung, die mit den Ausgängen der ersten und der zweiten
Integratorschaltung verbunden ist und mindestens ein erstes der
Stromsignale erzeugt, von dem sowohl die Amplitude als auch das
Vorzeichen eine eventuelle unterschiedliche Amplitude zwischen den
Ausgangssignalen der beiden Integratorschaltungen wiedergeben und
das an einen oder mehrere Phasenregelkreis-Ringfilter zu liefern
ist.
-
Die Erfindung bezieht sich auch auf
ein Verfahren zum Erzeugen der Ringfiltersteuer-Stromsignale durch
Verwendung der erfindungsgemäßen Pumpe,
wobei das Verfahren die folgenden Abläufe beinhalten:
- – Erkennen
der vorbestimmten simultanen Anwesenheit des ersten und des zweiten
Impulses und Erzeugen eines dritten diese vorbestimmte simultane
Anwesenheit anzeigenden Impulses;
- – Verzögern des
dritten Impulses für
eine vorbestimmte Zeitspanne, die länger als die vorbestimmte simultane
Anwesenheit der ersten und zweiten Impulse und kürzer als die Periode dieser ersten
und zweiten Impulse ist;
- – Umwandlung
der ersten und der zweiten Impulse in ein erstes bzw. zweites Spannungssignal, deren
Amplitude von den Emissionszeitpunkten der ersten und der zweiten
Impulse abhängt
und deren Dauer von diesen Emissionszeitpunkten der ersten und zweiten
Impulse und von der Dauer der vorbestimmten Zeitspanne abhängt;
- – aus
dem ersten und dem zweiten Spannungssignal Erhalten von mindestens
einem ersten Stromsignal, das deren Differenz wiedergibt, für die Steuerung
des Ringfilters.
-
Zur weiteren Klärung wird auf die beigeschlossenen
Zeichnungen Bezug genommen.
-
Es zeigen:
-
1 den
allgemeinen Schaltplan eines Phasenregelkreises mit Differenzstruktur;
-
2 ein
Diagramm üblicher
Pump-Eingangs-/Ausgangs-Signale;
-
3 den
Blockschaltplan einer erfindungsgemäßen Ladungspumpe;
-
4 den
Schaltplan eines Elements der erfindungsgemäßen Ladungspumpe;
-
5 ein
Diagramm zur Veranschaulichung des Betriebs der Erfindung;
-
6 den
Schaltplan eines weiteren Elements der erfindungsgemäßen Ladungspumpe.
-
Unter Bezugnahme auf 1 besteht ein Phasenregelkreis (phase-locked
loop, PLL) aus folgenden Elementen:
- – einem
Phasenkomparator 1 (oder Phasen- und Frequenzkomparator),
der an einem ersten Eingang 10 das Referenzsignal empfängt, an
das er sich ankoppeln muß,
und an einem zweiten Eingang 11 das zu steuernde Signal
empfängt
und an Ausgängen 12 und 13 zwei
Spannungsimpulse erzeugt (die im folgenden als Impulse U, D bezeichnet
sind), deren Dauer, über
die Periode gemittelt, die Differenz der Eingangssignalphasen ausdrückt,
- – einer
Ladungspumpe 2, die ein Paar komplementärer Stromsignale an Ausgängen 2a, 2b erzeugt,
deren Mittelwert an die Zeitdifferenz der beiden Impulse U und D
gebunden ist,
- – einem
Paar von Ringfiltern 3a, 3b, die jeweils einem
der Ausgänge 2a, 2b der
Pumpe 2 zugeordnet sind und das am entsprechenden Ausgang vorliegende
Signal empfangen; die Filter werden als nur aus Kondensatoren bestehend
angesehen, da die Widerstandsfunktionen durch eine geeignete Verbindung
zwischen der Pumpe und dem Oszillator simuliert werden,
- – einem
Oszillator 4, der durch die beiden Ausgangssignale der
Ringfilter 3a, 3b und zum Ausgleich des Fehlens
von Widerstand in den Filtern 3a, 3b durch zwei
weitere komplementäre
Signale auf Leitern 2c, 2d von der Ladungspumpe
gesteuert wird, wobei der Oszillator dazu ausgebildet ist, das Schleifenausgangssignal
zu erzeugen,
- – einem
ersten Frequenzteiler 6, der am Oszillator-Ausgangssignal 5 tätig wird
und dessen Ausgang zum zweiten Eingang 11 des Komparators 1 gebracht
wird.
-
2 zeigt
die Eingangs- und Ausgangssignale einer konventionellen Pumpe, in
Bezug zu einem der Filter 3a oder 3b. Es wird
gefordert, daß das Signal
am Leiter 11 in Bezug zum Signal am Leiter 10 verzögert wird,
so daß der
Impuls U am Leiter 12 dem Impuls D am Leiter 13 um
eine Zeit α voreilt,
die gleich oder äquivalent
einer Phasendifferenz ist; die Impulse U und D bleiben gleichzeitig
für eine
Zeit Δ präsent, die
die Dauer der vorbestimmten simultanen Anwesenheit ist. In typischen
PLL-Anwendungen
wie Frequenzsynthetisierern oder Taktsignal-Wiederherstellungsschaltungen
muß die
Ladungspumpe 2 korrekt bei Werten von α arbeiten, die kleiner als 10
ps sind, und die Werte von Δ können einige
hundert Picosekunden (z. B. 400 ps) betragen. Der Impulscharakter
des am Ausgang der Pumpe 2 vorhandenen Signals ist somit
offensichtlich.
-
3 zeigt
einen Funktionsschaltplan der Pumpe. Die Impulse U und D, die auf
den Ausgängen 12 und 13 des
Komparators 1 vorliegen, werden einem ersten Eingang (Ladeeingang)
eines Paars von Integratorschaltungen 21, 22 und
den beiden Eingängen
einer UND-Schaltung 23 eingegeben. Der Ausgang der UND-Schaltung 23 ist
mit einem Verzögerungselement 24 verbunden
(wie beispielsweise einem Inverterpaar), das sich dazu eignet, dem
von der UND-Schaltung gelieferten Signal eine Verzögerung to aufzugeben, die länger sein muß als die
Periode der gleichzeitigen Anwesenheit der beiden Impulse U und
D und somit länger
als die Dauer des kürzeren dieser
Impulse, wobei berücksichtigt
wird, daß diese zum
gleichen Zeitpunkt enden. Diese Dauer ist die bei der Vorstellung
der Erfindung und in den Ansprüchen
genannte "Minimumdauer".
-
Der Ausgang 25 des Verzögerungselements 24 ist
seinerseits mit einem zweiten Eingang (Entladeeingang) der beiden
Integratoren 21, 22 verbunden. Die Ausgänge 26, 27 der
Integratoren sind an einen jeweiligen von zwei Eingängen eines
Differenz verstärkers 28 angeschlossen,
dem eine Einrichtung zum Erzeugens eines Paars komplementärer Ausgangsstromsignale
zugeordnet ist (wobei nach wie vor der Fall eines Differenzausgangs
betrachtet wird), von denen jedes der Phasendifferenz proportional
ist. Zum vereinfachten Bezug in der Zeichnung sind diese Einrichtungen
durch ein Stromgeneratorsymbol innerhalb des Verstärkers dargestellt.
Die Ausgangssignale des Verstärkers 28 werden
ihrerseits jeweiligen Stromspiegelsystemen 29a, 29b eingespeist,
die sich zum Liefern von zwei verschiedenen Stromausgangssignalen
eignen, die die jeweiligen Steuersignale für die Filter 3a, 3b und
die zusätzlichen
Steuersignale für
den Oszillator sind.
-
Zum erleichterten Zeichnungsbezug
sind die Einrichtungen zum Justieren der Gleichtaktspannung des
differentiellen Aufbauteils nicht gezeigt. Diese Einrichtungen sind
bei allen Schaltungen mit dieser Struktur vorhanden und haben keine
innovative Charakteristik, so daß ihre Beschreibung nicht notwendig ist.
Ein Beispiel für
ihre Implementierung ist ohnehin beschrieben im oben genannten Artikel
von Novof u. a.
-
Wie aus 4 erkennbar ist, enthalten die in CMOS-Technologie
aufgebauten Schaltungen 21, 22 folgendes:
- – einen
n-Transistor T1 ersten Typs, der einen Stromgenerator bildet und
mit einer geerdeten Quellenelektrode versehen ist,
- – einen
p-Transistor T2 zweiten Typs, der als Kondensator dient und mit
einer Platte versehen ist, an die eine Spannung Vdd angelegt ist,
- – einen
dritten und einen vierten Transistor T3, T4, die als Schalter wirken
und von denen der erste durch das Signal U (bzw D), das am Leiter 12 (bzw. 13)
vorliegt, durchgeschaltet wird und der zweite durch das Entladesignal
am Leiter 25 durchgeschaltet wird.
-
5 zeigt
den Verlauf der von den Schaltungen 21 und 22 erzeugten
Signale bei der selben für
die 2 betrachteten Phasendifferenz.
Die Signale auf den Leitungen 10 bis 13 sind deshalb
die gleichen wie die von 2.
Die Leitungen 25 und 26, 27 zeigen den
Spannungsverlauf auf den Leitern mit der selben Nummer. Die beiden
Signale auf den Leitern 26, 27 sind in Überlappung
dargestellt, um die erfindungsgemäße Operation besser zu veranschaulichen.
Die Schaltung 21 wird beim Eintreffen des Signals U aktiviert;
der Transistor T3 leitet und der vom Transistor T2 gebildete Kondensator
beginnt, sich über
den durch den Transistor T1 gebildeten Stromgenerator aufzuladen.
Die Spannung am Leiter 26 nimmt linear ab, bis sie einen
Minimumwert VU am Ende der Dauer des Impulses
U erreicht. Mit der Verzögerung α tritt die
gleiche Situation für
die Schaltung 22 ein, deren aus T2 gebildeter Kondensator
sich nun auflädt,
so daß die
Spannung am Leiter 27 einen Wert VD erreicht.
Am Ende des Intervalls Δ öffnen die durch
T3 gebildeten Schalter der beiden Schaltungen und somit sperren
die Transistoren T4 und die Spannungen VU und
VD bleiben unverändert bis zum Ende des Intervalls
to, zu dem das vom Verzögerungselement 24 erzeugte
Signal eintrifft. Für
diese gesamte Zeit erzeugt der Differenzverstärker 28 ein Signal proportional
VU–VD (oder ein Paar komplementärer Signale,
die jeweils proportional zu VU–VD sind, im Fall eines Differenzausgangs)
und somit proportional zur Phasendifferenz, das zur Steuerung des
Filters verwendet wird. Am Ende des Intervalls to schaltet das
Signal am Leiter 25 die Transistoren T4 durch und die durch
T2 gebildeten Kondensatoren entladen sich folglich und kehren zur
ursprünglichen
Spannung Vdd zurück.
-
Das Obige gilt klarerweise in umgekehrter Weise,
wenn der Impuls D dem Impuls U vorauseilt.
-
Die Schaltungen 21, 22 sind
praktisch Zeit/Spannungs-Konverter; die Differenz zwischen den Zeitpunkten
der Erzeugung der Signale U und D wird tatsächlich in eine Spannungsdifferenz
[VU–VD] transformiert, die für eine Zeit andauert, die so
lang als benötigt
sein kann (offensichtlich innerhalb der Begrenzung, daß sie kürzer sein
muß als
die Periode der Signale auf den Leitern 10 und 11)
und die gegeben ist durch die Summe der maximalen Dauer der Impulse
U und D und der Zeit to. Eine schnelle Antwort
wird nur in der Ebene der Schaltungen 21, 22 gefordert,
die aus den Komponenten T1 bis T4 bestehen können, und zwar um das Betriebsverhalten hinsichtlich
der Geschwindigkeit zu befördern,
da sie nur örtlich
verwendete Steuersignale erzeugen müssen und von ihnen keine hohe
Robustheit verlangt wird.
-
6 zeigt
die Schaltung des Differenzverstärkers 28 (einschließlich Transistoren
T5 bis T9) und der Stromspiegelsysteme 29a, 29b (einschließlich Transistoren
T10 bis T19 bzw T20 bis T29), von denen jedes aus einem Paar von
Spiegeln besteht, die jeweils mit einer Paartrennungsstufe versehen sind.
Die beiden Spiegel jedes Paars sind dazu ausgebildet, Stromsignale
an den Ausgängen 2a, 2c bzw 2b, 2d zu
erzeugen.
-
Im speziellen wird zum Erzeugen des
Signals am Leiter 2a die Ausgangsspannung des Verstärkertransistors
T8 angelegt an die Steuerelektrode des Spiegeltransistors T10, dessen
Abflußstrom dann
durch die Paartrennungsstufe T11 bis T13 und den Transistor T14
in den Ausgangsstrom transformiert wird. In gleicher Weise wird
zu Erzeugung von Strom am Leiter 2c die Ausgangsspannung
des Verstärkertransistors
T8 an die Steuerelektrode des Spiegeltransistors T15 angelegt, dessen
Abflußstrom dann
durch die Paartrennungsstufe T16 bis T18 und den Transistor T19
in Ausgangsstrom transformiert wird. Das selbe Schema wiederholt
sich zum Erzeugen von Strom auf den Leitern 2b, 2d,
ausgehend von der Spannung des Transistor T9.
-
Es ist zu beachten, daß der Ausgangsstrom theoretisch
unmittelbar von den Transistoren T10, T15 bzw T20, T25 aufgegriffen
werden könnte
(die somit die Stromgeneratoren bilden, die innerhalb des Blocks 28 von 2 gezeigt sind). Diese Transistoren
müssen
jedoch im wesentlichen gleiche Charakteristiken wie diejenigen der
Transistoren T8 und T9 haben, die zur Sicherstellung einer ausreichend schnellen
Antwort klein sind, und die Transistoren T10, T15 oder T20, T25
würden
kein zufriedenstellendes Verhalten als Stromgeneratoren zeigen.
Aus diesem Grund wird es für
zweckmäßig angesehen, die
Spiegel T11 bis T14, T16 bis T19 (T21 bis T24, T26 bis T29) einzuführen.
-
Es ist offensichtlich, daß die obige
Beschreibung nur als nicht beschränkendes Beispiel gegeben ist
und daß Variationen
und Abwandlungen möglich sind,
ohne das die durch die Erfindung abgedeckte Gebiet zu verlassen.
Insbesondere kann, obwohl für das
Steuersignal des Differenzverstärkers
auf eine Rampe Bezug genommen wurde, die von Vdd nach VD oder
VU abnimmt, offensichtlich auch die entgegengesetzte
Lösung
angewandt werden, mit einer Rampe, die von Erde ansteigt. Schaltungsmodifikationen
für die
Schaltpläne
der 4 und 6 sind für Techniker offensichtlich.