DE19529625A1

DE19529625A1 - Spannungsgesteuerter Oszillator

Info

Publication number: DE19529625A1
Application number: DE19529625A
Authority: DE
Inventors: Masayuki Mizuno
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1994-08-12
Filing date: 1995-08-11
Publication date: 1996-02-15
Anticipated expiration: 2015-08-12
Also published as: DE19529625C2; US5708396A; JP2755181B2; JPH0856158A

Description

Diese Erfindung bezieht sich auf einen spannungsgesteuerten Oszillator (VCO), genauer, auf einen spannungsgesteuerten Oszillator vom Typ eines Ringoszillators, der in geeigneter Weise für eine Frequenzquelle für eine Phasenregelkreis-(PLL)-Schaltung verwendet werden kann.

Ein herkömmlicher spannungsgesteuerter Oszillator vom Typ eines Ringoszillators, der eine Kaskadenverbindung einer ungeraden Anzahl von Inverterschaltungen einschließt, die eine Ausbreitungsverzögerungszeit steuern wird als Frequenzquelle für eine PLL-Schaltung verwendet, etwa in einem Frequenz-Synthesizer, einem digitalen Audio-Interface, einer Kommunikations einrichtung oder ähnlichem, da er eine hervorragend lineare Steuerspannungs- Oszillationsfrequenzcharakteristik aufweist.

Bei dem herkömmlichen spannungsgesteuerten Oszillator besteht jedoch das Problem, daß die Fluktuation eines Hochfrequenzsignals, wie etwa eines Rausch-Spikes, das auf der Steuerleitung induziert wird, die Oszillationsfrequenz beeinflußt und die zeitliche Fluktuation der Frequenz des Ausgangstaktsignals, d. h. den "Jitter" vergrößert, wenn die Veränderung der Oszillationsfrequenz in Abhängigkeit von der Steuersignalspannung, d. h. die Steuer-Verstärkung groß ist.

Dementsprechend liegt der vorliegenden Erfindung die Aufgabe zugrunde, einen spannungsgesteuerten Oszillator zu schaffen, bei dem die Steuer verstärkung während eines Einschwingvorgangs groß ist und der Jitter eines Ausgangstaktsignals ausreichend reduziert ist.

Weiterhin liegt der vorliegenden Erfindung die Aufgabe zugrunde, einen spannungsgesteuerten Oszillator zu schaffen, bei dem die Steuerverstärkung des spannungsgesteuerten Oszillators und die Reduktion des Jitter eines Ausgangstaktsignals durch geeignetes Einstellen der Antwortcharakteristik auf Steuersignale in am besten geeigneter Weise eingestellt werden können.

Gemäß der Erfindung weist ein spannungsgesteuerter Oszillator auf:
eine ungerade Anzahl von Verzögerungseinheiten, die invertierende Verstärkerschaltungen und Verzögerungssteuerschaltungen aufweisen, welche in Reaktion auf ein erstes Steuersignal eine Verzögerungszeit steuern, wobei die ungerade Anzahl von Verzögerungseinheiten in Form einer Kaskade miteinander verbunden sind und eine Eingangsklemme einer ersten Verzögerungseinheit und eine Ausgangsklemme einer Abschlußeinheit der Verzögerungseinheiten in Ringform miteinander verbunden sind und wobei eine Oszillationsfrequenz durch Steuern einer Verzögerungszeit der jeweiligen Verzögerungseinheiten gesteuert wird, dadurch gekennzeichnet, daß
die Verzögerungssteuerschaltung eine Vorrichtung zum Ändern der Verzögerungs-Steuerempfindlichkeit in Reaktion auf ein zweites Steuersignal aufweist, die der durch Ändern des Spannungspegels des ersten Steuersignals verursachten Veränderung der Verzögerungszeit entspricht.

Vorzugsweise weist die erfindungsgemäße spannungsgesteuerte Oszillatorschaltung folgendes auf:
eine ungerade Anzahl von Verzögerungseinheiten, die invertierende Verstärkerschaltungen einschließen, von denen jede eine CMOS-Inverterschaltung aufweist, die erste und zweite MOS-Transistoren von jeweils erstem und zweitem Leitungstyp, bei denen die jeweiligen Drains in Serie geschaltet sind, aufweist, und Verzögerungssteuerschaltungen, die in Reaktion auf erste und zweite Steuersignale, welche jeweils reguläre und komplementäre Signale sind, eine Verzögerungszeit steuern, wobei die ungerade Anzahl von Verzögerungseinheiten in Form einer Kaskade verbunden sind und die Eingangsklemme einer ersten der Verzögerungseinheiten und die Ausgangsklemme einer Abschlußeinheit der Verzögerungseinheiten in Ringform miteinander verbunden sind und wobei eine Oszillationsfrequenz durch das Steuern einer Verzögerungszeit der jeweiligen Verzögerungseinheiten gesteuert wird, dadurch gekennzeichnet, daß die Verzögerungssteuerschaltung eine Vorrichtung zum Verändern einer Verzögerungs-Steuerempfindlichkeit in Reaktion auf jeweilige dritte und vierte Steuersignale aufweist, die der durch Ändern der jeweiligen Spannungspegel des ersten und zweiten Steuersignals, welche jeweils reguläre und komplementäre Steuersignale sind, verursachten Veränderung der Verzögerungszeit entspricht.

Die Erfindung wird nun im Detail in Verbindung mit den beigefügten Zeichnungen erläutert, bei denen

Fig. 1 ein Schaltbild zeigt, das einen herkömmlichen spannungsgesteuer ten Oszillator darstellt,

Fig. 2 ein Schaltbild zeigt, das einen anderen herkömmlichen spannungs gesteuerten Oszillator darstellt,

Fig. 3 ein Schaltbild zeigt, das einen spannungsgesteuerten Oszillator entsprechend einem ersten bevorzugten Ausführungsbeispiel der Erfindung darstellt, und

Fig. 4 ein Schaltbild zeigt, das einen spannungsgesteuerten Oszillator entsprechend einem zweiten bevorzugten Ausführungsbeispiel der Erfindung darstellt.

Vor Erläuterung des spannungsgesteuerten Oszillators des bevorzugten Ausführungsbeispiels wird der vorher erwähnte herkömmliche spannungsgesteuerte Oszillator anhand Fig. 1 und 2 erläutert.

Bezugnehmend auf Fig. 1 weist der herkömmliche spannungsgesteuerte Oszillator eine ungerade Anzahl von Verzögerungseinheiten 11 auf, die Inverterschaltungen A11 einschließen und in Form einer Kaskade verbunden sind und bei denen die Eingangsklemme der ersten Einheit und die Ausgangsklemme der Abschlußeinheit in Ringform miteinander verbunden sind und die Verzögerungszeit durch eine Spannung geregelt wird, und eine Steuersignalleitung 5 zur Übertragung eines Steuersignals CC, die mit der Verzögerungssteuerklemme der jeweiligen Verzögerungseinheit 11 zur Regelung der Verzögerungszeit verbunden ist.

Jede der Verzögerungseinheiten 11 umfaßt eine Inverterschaltung All, die aus einem CMOS-Transistor, in dem ein PMOS-Transistor und ein NMOS- Transistor komplementär miteinander verbunden sind, besteht, einen NMOS- Transistor N11, bei dem die Drain mit der Ausgangsklemme der Inverters A11 und das Gate mit der Steuersignalleitung 5 verbunden sind, und einen Kondensator C11, der zwischen der Source des Transistors N11 und Erde geschaltet ist.

Beim Betrieb kann der herkömmliche spannungsgesteuerte Oszillator wie in Fig. 1 gezeigt eine Oszillationsfrequenz basierend auf der Spannung des Steuersignals steuern und ein Ausgangstaktsignal Q an eine Ausgangstaktsignalleitung 4 ausgeben, wenn wie oben erwähnt eine ungerade Anzahl von Verzögerungseinheiten 11 in Ringform miteinander verbunden sind.

In den jeweiligen Verzögerungseinheiten 11 arbeitet der Inverter A11 als Verstärkungseinheit und der Transistor N11, bei dem die Drain die Eingangsklemme, das Gate die Steuerklemme und die Source die Ausgangsklemme sind, arbeitet als variables Widerstandselement, bei dem der Widerstandswert in leitendem Zustand über das Steuersignal CC, welches über die Steuerleitung 5 geliefert wird, geregelt wird. Ist die Spannung des Steuersignals CC niedrig, so wird der leitende Widerstand des Transistors N11 groß, was darin resultiert, daß der Kondensator C11 nicht so stark die Ausgangskapazität des Inverters A11 beeinflußt. Deshalb wird die Verzögerungszeit der jeweiligen Verzögerungseinheiten 11 kleiner und die Oszillationsfrequenz wird größer, da bei einem solchen Ringoszillator die Frequenz umgekehrt proportional zum Produkt der Verzögerungszeit der jeweiligen Verzögerungseinheiten 11 und der Anzahl der Verzögerungseinheiten 11 ist. Wenn im Gegensatz dazu die Spannung des Steuersignals CC erhöht wird, so wird der leitende Widerstand des Transistors N11 niedriger, was darin resultiert, daß der Kondensator C11 die Ausgangskapazität des Inverters A11 stark beeinflußt und daß die Ausgangskapazität dementsprechend größer wird. Deshalb wird die Verzögerungszeit der jeweiligen Verzögerungseinheiten 11 größer und die Oszillationsfrequenz wird niedriger.

Andererseits beschreibt die japanische Patentanmeldung 5-14136 einen anderen herkömmlichen wie in Fig. 2 gezeigten VCO. Der VCO weist eine ungerade Anzahl von Verzögerungseinheiten 21, die Inverterschaltungen A21 umfassen und in Form einer Kaskade miteinander verbunden sind und bei denen die Eingangsklemme der ersten Einheit und die Ausgangsklemme der Abschlußeinheit in Ringform miteinander verbunden sind und bei denen die Ausbreitungsverzögerungszeit über eine Spannung geregelt wird, sowie Steuersignalleitungen 51, 52 auf, die mit den Verzögerungssteuerklemmen der jeweiligen regulären und komplementären Verzögerungseinheiten 21 verbunden sind, um die Verzögerungszeit zu regeln, und die reguläre und komplementäre Regelsignale CP, CN, die zueinander gegenpolig sind und dieselbe Spannung aufweisen, übertragen.

Jede der Verzögerungseinheiten 21 umfaßt eine Inverterschaltung A21, die aus einem CMOS-Transistor besteht, bei dem ein PMOS-Transistor P21 und ein NMOS-Transistor N21 komplementär miteinander verbunden sind, einen Transistor P22, bei dem die Source mit der Versorgungsspannung, die Drain mit der Source des Transistors P21, und das Gate mit der Steuerleitung 51 verbunden sind, und einen Transistor N22, bei dem die Source mit Erde, die Drain mit der Source des Transistors N21 und das Gate mit der Steuersignalleitung 52 verbunden sind.

Beim Betrieb kann der herkömmliche spannungsgesteuerte Oszillator wie in Fig. 2 gezeigt eine Oszillationsfrequenz basierend auf der Spannung der Steuersignale CP, CN regeln und ein Ausgangstaktsignal Q an eine Ausgangstaktsignalleitung 4 ausgeben, wenn er, wie oben erwähnt, eine ungerade Anzahl von Verzögerungseinheiten 21 aufweist, die in Ringform miteinander verbunden sind.

Bei den jeweiligen Verzögerungseinheiten 21 arbeitet der Inverter A21 als Verstärkungseinheit, und die Transistoren P22, N22, bei denen die Drains Eingangsklemmen, die Gates Steuerklemmen und die Sources Ausgangsklemmen sind, arbeiten als variable Widerstandselemente, bei denen der Widerstandswert im leitenden Zustand durch die Steuersignale CP, CN geregelt wird, die über die Steuersignalleitungen 51, 52 geliefert werden. Die Verzögerungszeit der jeweiligen Verzögerungseinheiten A21 hängt ab von der Ausgangskapazität des Inverters A21 und der Entladezeit für die Ladung, die in der nächsten Eingangskapazität angehäuft wird (nachfolgend bezeichnet als "angehäufte Ladung"), und die Entladezeit hängt von den jeweiligen leitenden Widerständen der Transistoren P22 und N22 ab. Ist die Spannung der Steuersignale CP, CN niedrig, so werden die jeweiligen leitenden Widerstände der Transistoren P22, N22 groß, was darin resultiert, daß die Entladezeit der angehäuften Ladung größer wird. Deshalb wird die Verzögerungszeit der jeweiligen Verzögerungseinheiten 21 größer und die Oszillationsfrequenz niedriger. Wenn im Gegensatz dazu die Spannung der Steuersignale CP, CN erhöht wird, werden die jeweiligen leitenden Widerstände der Transistoren P22, N22 niedriger, was darin resultiert, daß die Entladezeit der angehäuften Ladung kleiner wird. Deshalb wird die Verzögerungszeit der jeweiligen Verzögerungseinheiten 21 kleiner und die Oszillationsfrequenz wird höher.

Bei dem obenerwähnten herkömmlichen spannungsgesteuerten Oszillatoren führt die Fluktuation eines Hochfrequenzsignals wie etwa eines Rausch-Spikes, der auf der Steuerleitung induziert wird, dazu, daß die Oszillationsfrequenz beeinflußt wird und der Jitter sich erhöht, insbesondere dann wenn die Steuerverstärkung groß ist.

Als nächstes wird anhand von Fig. 3 ein spannungsgesteuerter Oszillator gemäß einem ersten bevorzugten Ausführungsbeispiel der Erfindung erläutert wobei gleiche Teile mit gleichen Bezugszeichen wie in Fig. 1 bezeichnet sind.

Wie in Fig. 3 gezeigt, umfaßt in dem ersten Ausführungsbeispiel ein spannungsgesteuerter Oszillator anstelle der herkömmlichen Verzögerungseinheiten Verzögerungseinheiten 11A, die eine variable Widerstandsschaltung 111 einschließen, welche in Ringform miteinander verbunden sind, und zusätzlich zu einer ähnlich der in Fig. 1 gezeigten Steuerleitung 5 eine Steuersignalleitung 6 zur Übertragung eines Steuersignals CG, das die Steuerverstärkung variieren kann,.

Jede der Verzögerungseinheiten 11A umfaßt anstelle des Transistors N11 die variable Widerstandsschaltung 111, die die Veränderung des Widerstands in Reaktion auf das Steuersignal CG variieren kann, zusätzlich zu einem Inverter A11 und einem Kondensator C11, ähnlich den in Fig. 1 gezeigten.

Die variable Widerstandsschaltung 111 umfaßt einen Transistor N111 ähnlich dem in Fig. 1 gezeigten Transistor N11, einen Transistor N112, bei dem die Drain mit der Ausgangsklemme des Inverters A11 und die Source mit dem Kondensator C11 verbunden sind, und einen Transistor N113, bei dem die Drain mit dem Gate des Transistors N111, die Source mit dem Gate des Transistors N112 und das Gate mit der Steuersignalleitung 6 verbunden sind.

Beim Betrieb arbeitet der spannungsgesteuerte Oszillator in diesem Ausführungsbeispiel im allgemeinen ähnlich zu dem in Fig. 1 gezeigten, ausgenommen der Wirkungsweise der variablen Widerstandsschaltung 111 in der Verzögerungseinheit 11A.

In der variablen Widerstandsschaltung 111 wird der leitende Widerstand des Transistors 113 in Reaktion auf den Spannungspegel des Steuersignals CG gesteuert. Ist die Spannung des Steuersignals CG niedrig, so ist der leitende Widerstand des Transistors N113 groß und das an das Gate des Transistors N112 über den Transistor N113 gelieferte Steuersignal CC ist deshalb stark reduziert. Der Transistor N112 befindet sich in einem Zustand niedriger Verstärkung, in dem die Empfindlichkeit auf das Steuersignal CC, d. h. die Steuerempfindlichkeit, niedrig ist. Andererseits arbeitet der Transistor N111 ungeachtet des Spannungspegels des Steuersignals CG mit einer ähnlichen Steuerspannungs-/leitender Widerstandscharakteristik wie der Transistor N11 in der Verzögerungseinheit beim Stand der Technik. Erhöht sich der Spannungspegel des Steuersignals CG, so wird der leitende Widerstand des Transistors N113 klein und die Steuerempfindlichkeit des Transistors N112 wird dadurch größer, er befindet sich in einem Zustand hoher Verstärkung. Da die Transistoren N111 und N112 parallel geschaltet sind, kann die Charakteristik der Variation des Widerstands der variablen Widerstandsschaltung 111 in Abhängigkeit von dem Steuersignal CC, d. h., die Widerstandssteuerverstärkung, in Reaktion auf den Spannungspegel des Steuersignals CG in dem Bereich von einer minimalen Widerstandssteuer verstärkung, die der Steilheit (gm) nur im Transistor N111 entspricht, bis zu der maximalen Widerstandssteuerverstärkung, die der Steilheit bei der Parallelschaltung der Transistoren N111 und N112 entspricht, variieren. Die Steilheit eines MOS-Transistors mit der gleichen Struktur hängt von der Größe ab. So ist beispielsweise, falls die Transistoren N111 und N112 dieselbe Struktur und Größe haben, das Verhältnis niedrige Verstärkung/hohe Verstärkung im Bereich der Verstärkungsvariation gleich 2. Ist die Größe des Transistors N112 größer gewählt als die des Transistors N111, so kann das Verhältnis im Bereich der Verstärkungsvariation größer sein.

Der Betrieb des gesamten spannungsgesteuerten Oszillators wird nachfolgend nun im Detail erläutert. Der Spannungspegel des Steuersignals CG wird erhöht, um die Widerstandssteuerverstärkung der variablen Widerstandsschaltung 11 in Abhängigkeit von dem Steuersignal CC zu erhöhen. In diesem Fall wird die Variation der Oszillationsfrequenz des gesamten spannungsgesteuerten Oszillators in Reaktion auf eine Veränderung des Spannungspegels des Steuersignals CC, d. h. die Steuerverstärkung, groß. Damit können die Oszillationsfrequenz, die Frequenz des Ausgangstaktsignals Q, bei der anfänglichen Synchronisation eines PLL-Kreises oder ähnlichem schnell auf die vorbestimmte Frequenz eingeregelt werden. Nähert sich die Frequenz des Ausgangstaktsignals Q dem vorbestimmten Wert, so wird der Spannungspegel des Steuersignals CG erniedrigt, um die Steuerverstärkung des Steuersignals CC zu verringern. Dadurch wird der Einfluß eines Rausch-Spikes etc., auf der Steuersignalleitung, der den Jitter des Ausgangstaktsignals verursacht, reduziert. Ebenso wird gesichert, daß die für den eingelockten stationären Zustand des PLL- Kreises nötige Steuerverstärkung ausreicht.

Weiterhin können wie oben erwähnt durch geeignetes Setzen der Steuercharakteristik der Transistoren N111 bis N113 in Abhängigkeit von dem jeweiligen Steuersignal CG und CC, die Größe der Steuerverstärkung des spannungsgesteuerten Oszillators und die Verringerung des Jitters des Ausgangstaktsignals Q in am besten geeigneter Weise festgelegt werden.

Drittens wird nun anhand von Fig. 4 ein spannungsgesteuerter Oszillator gemäß einem zweiten bevorzugten Ausführungsbeispiel der Erfindung erläutert wobei gleiche Teile durch gleiche Bezugszeichen wie in Fig. 2 bezeichnet sind.

Wie in Fig. 4 gezeigt, umfaßt im zweiten Ausführungsbeispiel ein spannungsgesteuerter Oszillator anstelle der herkömmlichen Verzögerungseinhei ten Verzögerungseinheiten 21A, die variable Widerstandsschaltungen 211, 212 einschließen, welche in Ringform miteinander verbunden sind, und Steuersignalleitungen 61, 62 zur Übertragung regulärer und komplementärer Steuersignale CGP, CGN, die die Regelverstärkung variieren können, zusätzlich zu ähnlich den in Fig. 2 gezeigten Steuerleitungen 51, 52.

Jede der Verzögerungseinheiten 21A umfaßt anstelle des Transistors P22 eine variable Widerstandsschaltung 211, die die Variation des Widerstands in Reaktion auf das Steuersignal CGP verändern kann, und anstelle des Transistors N22 eine variable Widerstandsschaltung 212, die die Variation des Widerstands in Reaktion auf das Steuersignal CGN variieren kann, zusätzlich zu einem Inverter A21 in CMOS-Ausführung, der dem in Fig. 2 gezeigten ähnelt und aus den Transistoren P21, N21 besteht. Die variable Widerstandsschaltung 211 umfaßt einen Transistor P211, ähnlich dem in Fig. 2 gezeigten Transistor P22, einen Transistor P212, bei dem die Drain mit der Source des Transistors P21 und die Source mit der Versorgungsspannung verbunden sind, und einen Transistor P213 bei dem die Drain mit dem Gate des Transistors P211, die Source mit dem Gate des Transistors P212 und das Gate mit der Steuersignalleitung 61 verbunden sind.

Die variable Widerstandsschaltung 212 umfaßt einen Transistor N211 ähnlich dem in Fig. 2 gezeigten Transistor N22, einen Transistor N212, bei dem die Drain mit der Source des Transistors N21 und die Source mit Erde verbunden sind, und einen Transistor N213, bei dem die Drain mit dem Gate des Transistors N211 die Source mit dem Gate des Transistors N212 und das Gate mit der Steuersignalleitung 62 verbunden sind.

Im Betrieb arbeitet der spannungsgesteuerte Oszillator in diesem Ausführungsbeispiel im allgemeinen ähnlich zu dem in Fig. 2 gezeigten, ausgenommen des Betriebs der variablen Widerstandsschaltungen 211, 212 in den Verzögerungseinheiten 21A.

Die variable Widerstandsschaltung 212 ist genauso zusammengesetzt wie die variable Widerstandsschaltung 111 im ersten Ausführungsbeispiel. Somit wird wenn man jeweils die Steuersignale CN und CGN anstelle der Steuersignale CC und CG setzt, die gleiche Operation ausgeführt, d. h. die Widerstandssteuerverstär kung der variablen Widerstandsschaltung in Abhängigkeit vom Steuersignal CN kann durch den Spannungspegel des Steuersignals CGN variiert werden. Da andererseits die variable Widerstandsschaltung 212 denselben Aufbau wie die variable Widerstandsschaltung 211 hat, ausgenommen der entgegengesetzten Polarität, wird dieselbe Operation ausgeführt, wenn man die Steuersignale CP und CGP jeweils anstelle der Steuersignale CN und CGN setzt.

Entsprechend wird durch den Betrieb des spannungsgesteuerten Oszillators in diesem Ausführungsbeispiel, der dem des ersten Ausführungsbeispiels ähnelt, falls eine große Steuerverstärkung bei der anfänglichen Synchronisation oder ähnlichem erforderlich ist, die Spannung der Steuersignale CGP, CGN vergrößert, um die Steuerverstärkung zu vergrößern, und im stationären eingelockten Zustand wird sie verringert, um die Steuerverstärkung zu reduzieren, wodurch die Oszillationsfrequenz schnell eingestellt und im eingelockten Zustand das Auftreten von Jitter verhindert werden kann.

Obwohl die Erfindung zur vollständigen und klaren Offenbarung unter Bezugnahme auf ein spezifisches Ausführungsbeispiel beschrieben wurde, sind die nachfolgenden Ansprüche nicht hierauf beschränkt, sondern sie sind so auszulegen, daß alle Modifikationen und alternativen Aufbauten, die einem Fachmann möglich sind, eingeschlossen sind.

Claims

1. Spannungsgesteuerter Oszillator, der eine ungerade Anzahl von Verzögerungseinheiten umfaßt, welche invertierende Verstärkerschaltungen und Verzögerungssteuerschaltungen einschließen, die eine Verzögerungszeit in Reaktion auf ein erstes Steuersignal steuern, wobei die ungerade Anzahl von Verzögerungseinheiten in Form einer Kaskade miteinander verbunden sind und eine Eingangsklemme einer ersten der Verzögerungseinheiten und eine Ausgangsklemme einer Abschlußeinheit der Verzögerungseinheiten in Form eines Rings miteinander verbunden sind, wobei eine Oszillationsfrequenz durch Steuern einer Verzögerungszeit der jeweiligen Verzögerungseinheiten geregelt wird dadurch gekennzeichnet daß:
die Verzögerungssteuerschaltung eine Vorrichtung zum Ändern einer Verzögerungssteuerempfindlichkeit in Reaktion auf ein zweites Steuersignal einschließt, welche der durch Ändern eines Spannungspegels des ersten Steuersignals verursachten Veränderung der Verzögerungszeit entspricht.

2. Spannungsgesteuerter Oszillator nach Anspruch 1, dadurch gekennzeichnet, daß:
die Vorrichtung zum Ändern der Verzögerungssteuerempfindlichkeit umfaßt: eine variable Widerstandsschaltung, welche ein erstes variables Widerstandselement einschließt, bei dem ein Eingang mit einem Ausgang des jeweiligen invertierenden Verstärkers verbunden ist und ein Widerstandswert durch das erste Steuersignal, das an seine Steuerklemme geliefert wird, gesteuert wird, ein zweites variables Widerstandselement, bei dem ein Eingang mit einem Ausgang des jeweiligen invertierenden Verstärkers verbunden ist und ein Widerstandswert über ein drittes Steuersignal, das an seine Steuerklemme gelegt wird, gesteuert wird, und ein drittes variables Widerstandselement, bei dem ein Eingang mit der Steuerklemme des ersten variablen Widerstandselements und ein Ausgang mit der Steuerklemme des zweiten variablen Widerstandselements verbunden sind und ein Widerstandswert über das zweite Steuersignal, das an seine Steuerklemme gelegt wird, geregelt wird und welches das dritte Steuersignal in Reaktion auf das Anlegen des ersten Steuersignals ausgibt, und
einen Kondensator, der zwischen den jeweiligen Ausgängen des ersten und zweiten Widerstandselements und einer ersten Versorgungsspannung geschaltet ist.

3. Spannungsgesteuerter Oszillator nach Anspruch 2, dadurch gekennzeichnet, daß:
jedes der ersten, zweiten und dritten variablen Widerstandselemente aus einem MOS-Transistor eines ersten Leitungstyps besteht, bei dem die Drain dem Eingang, das Gate der Steuerklemme und die Source dem Ausgang entspricht.

4. Spannungsgesteuerter Oszillator, der eine ungerade Anzahl von Verzögerungseinheiten aufweist, die invertierende Verstärkerschaltungen umfassen, von denen jede eine CMOS-Inverterschaltung einschließt, die erste und zweite MOS-Transistoren eines jeweils ersten und zweiten Leitungstyps umfaßt, bei denen jeweils die Drains in Serie geschaltet sind, und Verzögerungssteuer schaltungen, die eine Verzögerungszeit in Reaktion auf ein erstes und zweites Steuersignal, die jeweils reguläre und komplementäre Signale sind, steuern, wobei die ungerade Anzahl von Verzögerungseinheiten in Form einer Kaskade verbunden sind und eine Eingangsklemme einer ersten Verzögerungseinheit und eine Ausgangsklemme einer Abschlußeinheit der Verzögerungseinheiten miteinander in Ringform verbunden sind und wobei eine Oszillationsfrequenz durch Regeln einer Verzögerungszeit der jeweiligen Verzögerungseinheiten gesteuert wird, dadurch gekennzeichnet, daß:
die Verzögerungssteuerschaltung eine Vorrichtung zum Ändern einer Verzögerungssteuerempfindlichkeit in Reaktion auf das jeweilige dritte und vierte Steuersignal, die jeweils reguläre und komplementäre Steuersignale sind, umfaßt, welche der durch Änderung des jeweiligen Spannungspegels des ersten und zweiten Steuersignals verursachten Veränderung einer Verzögerungszeit entspricht.

5. Spannungsgeregelter Oszillator nach Anspruch 4, dadurch gekennzeichnet, daß:
die Vorrichtung zum Ändern der Verzögerungssteuerempfindlichkeit umfaßt:
eine erste variable Widerstandsschaltung, die ein erstes variables Widerstandselement umfaßt, bei dem ein Eingang mit der Source des ersten MOS- Transistors und ein Ausgang mit einer ersten Versorgungsspannung verbunden sind und dessen Widerstandswert durch das an seine Steuerklemme angelegte Steuersignal gesteuert wird, ein zweites Widerstandselement, bei dem ein Eingang mit der Source des ersten MOS-Transistors und ein Ausgang mit der ersten Versorgungsspannung verbunden sind und dessen Widerstandswert durch ein drittes Steuersignal, das an seine Steuerklemme angelegt wird, gesteuert wird, und ein drittes variables Widerstandselement, bei dem ein Eingang mit der Steuerklemme des ersten variablen Widerstandselements und ein Ausgang mit der Steuerklemme des zweiten variablen Widerstandselements verbunden sind, und dessen Widerstandswert durch das an die Steuerklemme angelegte zweite Steuersignal gesteuert wird, und das das dritte Steuersignal in Reaktion auf das Anlegen des ersten Steuersignals ausgibt, und
eine zweite variable Widerstandsschaltung, die ein viertes variables Widerstandselement umfaßt, bei dem ein Eingang mit der Source des zweiten MOS-Transistors und ein Ausgang mit einer zweiten Versorgungsspannung verbunden sind, und dessen Widerstandswert durch das zweite Steuersignal, das an seine Steuerklemme angelegt wird, gesteuert wird, ein fünftes variables Widerstandselement, bei dem ein Eingang mit der Source des zweiten MOS- Transistors und ein Ausgang mit einer zweiten Versorgungsspannung verbunden sind, und dessen Widerstandswert über ein drittes Steuersignal, das an seine Steuerklemme angelegt wird, gesteuert wird, und ein sechstes variables Widerstandselement, bei dem ein Eingang mit der Steuerklemme des vierten variablen Widerstandselements und ein Ausgang mit der Steuerklemme des fünften variablen Widerstandselements verbunden sind, und dessen Widerstandswert durch das vierte Steuersignal, das an seine Steuerklemme angelegt wird, gesteuert wird, welches mit dem zweiten Steuersignal in einem regulär-komplementär Verhältnis steht, und das das dritte Steuersignal in Reaktion auf das Anlegen des zweiten Steuersignals ausgibt.

6. Spannungsgeregelter Oszillator nach Anspruch 5, dadurch gekennzeichnet, daß:
jedes der ersten, zweiten und dritten variablen Widerstandselemente aus einem MOS-Transistor eines ersten Leitungstyps besteht, bei dem die Drain den Eingang, das Gate die Steuerklemme und die Source den Ausgang bilden, und
jedes der vierten, fünften und sechsten variablen Widerstandselemente aus einem MOS-Transistor eines zweiten Leitungstyps besteht, bei dem die Drain den Eingang, das Gate die Steuerklemme und die Source den Ausgang bilden.