DE69926001T2

DE69926001T2 - Kristalloszillator mit gesteuertem tastverhältnis

Info

Publication number: DE69926001T2
Application number: DE69926001T
Authority: DE
Inventors: M. Carl STANCHAK; J. Michael SEYMOUR
Original assignee: Atmel Corp
Current assignee: Atmel Corp
Priority date: 1998-04-29
Filing date: 1999-04-12
Publication date: 2006-05-04
Anticipated expiration: 2019-04-13
Also published as: WO1999056385A1; JP2002513232A; NO20005467L; CN1299530A; US6028491A; EP1090455A1; NO20005467D0; MY133754A; CA2321065A1; TW441163B; CN1151599C; EP1090455A4; DE69926001D1; KR20010043081A; EP1090455B1; HK1035267A1

Description

GEBIET DER ERFINDUNG
Die Erfindung betrifft Kristalloszillatoren mit einstellbaren und stabilen Tastverhältnissen bei einer beliebigen gegebenen Frequenz.
HINTERGRUND DER ERFINDUNG
Mit Bezug auf 1 besteht ein Basisoszillator aus einem invertierenden Verstärker 4 und einem 180°-Phasenverschiebungs-Rückkopplungsnetzwerk 6. Falls erwünscht, kann ein nicht-invertierender Verstärker 8 am Ausgang des invertierenden Verstärkers 4 angeordnet sein, um das Ausgangssignal des Oszillators zu formen. Obwohl Spule-Kondensator-(LC)Netzwerke typischerweise bei der Konstruktion eines Phasenverschiebungs-Rückkopplungsnetzwerks erwünscht wären, stehen Spulen im Allgemeinen in integrierten Schaltungen nicht zur Verfügung. Daher zeigt 1 ein besser praktizierbares Phasenverschiebungs-Rückkopplungsnetzwerk 6, das aus drei RC-Netzwerkteilstufen 1-3 besteht. Jede Teilstufe 1-3 umfasst einen Widerstand 10 und einen Kondensator 12 und ist zu einer Phasenverschiebung von fast 90° in der Lage.
Diese große Phasenverschiebung kommt jedoch auf Kosten einer hohen Signaldämpfung. Daher sind typischerweise drei Stufen 1-3 erforderlich, um eine Phasenverschiebung von 180° mit einer angemessenen Schleifenverstärkung zu erhalten. Solche RC-Netzwerke weisen jedoch einen relativ geringen Gütefaktor Q im Vergleich zu LC-Netzwerken oder Quarzkristallen auf.
Quarz ist ein piezoelektrisches kristallines Material mit einer regelmäßigen Atomstruktur, die durch Aufbringen einer mechanischen oder elektromagnetischen Kraft verzerrt werden kann. Wenn ein elektrisches Feld an ein Quarzstück angelegt wird, wird das Kristallgitter deformiert, genau als ob eine mechanische Kraft aufgebracht werden würde. Das elektrische Erscheinungsbild von Quarzkristallen ist jenes von passiven Bauelementen mit zwei Anschlüssen, deren Impedanz sich mit der Frequenz ändert. Dies gibt ihm eine Resonanzgüte mit einem Q-Wert und einer Frequenzstabilität, die um Größenordnungen besser sind als selbst diejenigen, die mit LC-Schaltungen erreichbar sind. Folglich werden Quarzkristalle häufig als Oszillatoren mit fester Frequenz zum Liefern eines digitalen Takts in integrierten Schaltungen verwendet.
2 zeigt einen Pierce-Kristalloszillator, der auf dem Phasenverschiebungsoszillator von 1 beruht, wobei ein Kristall 14 einen der Widerstände im Phasenverschiebungs-Rückkopplungsnetzwerk 6 ersetzt. Bei einer gewünschten Reihenresonanz sieht der Kristall 14 widerstandsbehaftet aus und eine geeignete Wahl von Kondensatorwerten kann bewirken, dass der Kristall schwingt. Da der Kristall eine weitaus steilere Phasen-Frequenz-Beziehung aufweist als der Rest des Netzwerks, ist er das dominante Steuerelement der Frequenz. Der Pierce-Oszillator wird jedoch in dieser Form selten verwendet. Stattdessen wird am häufigsten eine minimale Version dieses Kristallresonators für Taktoszillatoren in digitalen Systemen verwendet.
3 zeigt einen minimierten Pierce-Oszillator 11 unter Verwendung eines Logikinverters 13, um den invertierenden Verstärker 4 von 2 zu ersetzen. Der Inverter 13 besteht aus einem pmos-Transistor 15 und einem nmos-Transistor 17. Der Widerstand 21 liefert eine negative Gleichstromrückkopplung zum Vorspannen der Gates der Transistoren 15 und 17 in ihren linearen Bereich. Die Resonanzeigenschaften des Kristalls 19 verursachen typischerweise eine Oszillation, wobei der Kristall induktiv erscheint, an einem Punkt, der von der Reihenrückkopplungsresonanz versetzt ist. Obwohl das Rückkopplungsnetzwerk des Widerstandes 21 und des Kristalls 19 eine Phasenverschiebung von weniger als 180° zu besitzen scheint, gleicht das induktive Verhalten des Kristalls irgendeine fehlende Phasenverschiebung aus und erzielt dadurch eine Oszillation.
Der grundlegende Pierce-Oszillator 11 von 3 weist einige Nachteile auf. Erstens variiert die Frequenz des Kristalls gewöhnlich mit der Temperatur und dem Alter. Außerdem weist der Pierce-Oszillator von Natur aus eine Schwierigkeit beim Aufrechterhalten eines Tastverhältnisses von 50% auf. Digitale Systeme erfordern typischerweise ein Tastverhältnis von 50% mit einer Abweichungsfehlertoleranz von ±5%. Um die Kristallperiode auf ein Tastverhältnis von 50% einzustellen, wird das Ausgangssignal eines Quarzoszillators typischerweise an einen Frequenzteiler oder Frequenzmultiplizierer, der nicht dargestellt ist, angelegt. Wenn ein Frequenzmultiplizierer verwendet wird, werden jedoch auch irgendwelche Frequenzfehler im Kristall multipliziert. Wenn ein Frequenzteiler verwendet wird, dann muss der Kristall mit einer Frequenz schwingen, die viel höher ist als die, die für das digitale System erforderlich ist. Dies erhöht den Leistungsverbrauch und die Fehleranfälligkeit des Kristalls.
Daher ist es erwünscht, eine Quarzkristall-Oszillatorschaltung bereitzustellen, die ein stabiles Dauertastverhältnis von 50% bei einer gewünschten Frequenz direkt erzeugen kann. Dies gilt insbesondere in Systemen mit verringerten Leitungsversorgungspegeln, in denen die Schaltungskomplexität und der Leistungsverbrauch auf einem Minimum gehalten werden müssen.
Das US-Pat. Nr. 5 481 228, Badyal, offenbart eine Pierce-Kristalloszillatorschaltung ähnlich jener von 3, die jedoch ein Tastverhältnis von 50% bereitstellt. Badyal erläutert, dass, wenn der CMOS-Inverter 13, der in der Rückkopplungsschaltung verwendet wird, eine gleiche Pull-up- und Pull-down-Stromerzeugungsfähigkeit aufrechterhält, das Ausgangssignal ein Tastverhältnis von 50% aufrechterhalten kann, erläutert jedoch dann, dass Prozessschwankungen es sehr schwierig machen, Inverter mit exakt denselben Pull-up- und Pull-down-Strömen zu erzielen. Badyal offenbart daher einen Rückkopplungsinverter mit einer zusammengesetzten Pull-up-Schaltung, deren Stromerzeugungsfähigkeit digital einstellbar ist, und einer zusammengesetzten Pull-down-Schaltung, deren Stromentnahmefähigkeit ebenso digital einstellbar ist. Der Inverter von Badyal kann mehrere pmos-Transistoren digital parallel schalten, um ein zusammengesetztes Pull-up-Bauelement zu bilden. Jedes der mehreren pmos-Bauelemente weist unterschiedliche Widerstands- und Verstärkungseigenschaften auf, so dass die Stromerzeugungsfähigkeit des zusammengesetzten Pull-up-Bauelements digital eingestellt werden kann. Ebenso können mehrere nmos-Transistoren digital parallel geschaltet werden, um eine zusammengesetzte Pull-down-Schaltung zu bilden. Badyal vergleicht das Ausgangssignal aus dem zusammengesetzten CMOS-Inverter mit einer Bezugsspannung. Das Ergebnis des Vergleichs wird in einen Logikdecodierer eingespeist, dessen Ausgangssignale die Anzahl von pmos- und nmos-Bauelementen, die parallel geschaltet werden, digital einstellen, bis ein Tastverhältnis von 50% erreicht ist. Diese Methode erhöht jedoch die Komplexität und den Leistungsverbrauch des Pierce-Oszillators. Ferner wendet sich Badyal nicht den zusätzlichen Schwierigkeiten beim Aufrechterhalten einer anhaltenden Oszillation in leistungsarmen Schaltungen zu.
Mit Bezug auf 4 offenbart das US-Pat. Nr. 5 546 055, Klughart, einen Pierce-Oszillator 11, der aus einem CMOS-Inverter 13, einem Kristall 19, zwei Kondensatoren 23 und 25 und einem nicht-linearen Rückkopplungsnetzwerk 21 besteht. Das nicht-lineare Rückkopplungsnetzwerk 21 besteht aus zwei Widerständen 27 und 28, die zwischen die Kondensatoren 23 und 25 geschaltet sind, und einem dritten Kondensator 29, der die Verbindungsstelle der Widerstände 27 und 28 mit der Erdung koppelt. Klughart erläutert, dass leistungsarme Pierce-Kristalloszillatoren, die im schwachen Inversionsbereich arbeiten, einen verringerten Frequenzgang aufweisen, wenn sie bei niedrigen Frequenzen arbeiten. Der verringerte Frequenzgang kann die Schleifenverstärkung des Oszillators unter einen minimalen Wert verringern, der für eine anhaltende Oszillation erforderlich ist. Um dies zu kompensieren, sieht das nicht-lineare Rückkopplungsnetzwerk 21 eine negative Rückkopplung bei niedrigen Frequenzen vor und sperrt sie bei hohen Frequenzen. Diese Methode ist jedoch für Schwankungen der Leistungsversorgung anfällig und stellt kein Dauertastverhältnis von 50% bereit.
Ein Artikel mit dem Titel "High-Performance Crystal Oscillator Circuit: Theory and Application" von Vittoz et al. in IEEE Journal of Solid-State Circuits, Band 23, Nr. 3, Seiten 774–783, offenbart eine andere Methode zum Verwirklichen eines Pierce-Kristalloszillators, der eine Oszillation bei niedrigen V_DD-Leistungspegeln aufrechterhalten kann. Mit Bezug auf 5 ist ein Ausführungsbeispiel der von Vittoz et al. vorgeschlagenen Schaltung gezeigt, die im Wesentlichen der Struktur eines grundlegenden Pierce-Oszillators folgt, der aus einem CMOS-Inverter 13, einem Kristall 19 und einem Rückkopplungswiderstand 21, die parallel geschaltet sind, und zwei Frequenzeinstell-Kondensatoren 23 und 25, die beide Enden des Kristalls 19 mit der Erdung koppeln, besteht. Der grundlegende Unterschied ist die Verwendung einer Stromquelle 30, um den Strompegel und die Amplitude der Schaltung innerhalb eines kritischen Betriebsbereichs zu halten. Vittoz erläutert, dass aufgrund des innewohnenden Betriebs der Klasse AB des digitalen Inverters 13 Pierce-Kristalloszillatoren ohne Stromquelle 30 Stromerhöhungen mit steigenden Oszillationsamplituden erfahren. Dies erzeugt stärkere nicht-lineare Effekte, die zu einer schlechten Frequenzstabilität und einer großen Leistungsverschwendung führen. Der Vorspannungsstrom 30 wird derart ausgewählt, dass die Amplitude niedrig genug ist, um eine signifikante Verzerrung zu vermeiden und dadurch nicht-lineare Effekte zu verringern, während sie immer noch oberhalb eines kritischen Werts liegt, der für eine anhaltende Oszillation erforderlich ist. Der von Vittoz et al. offenbarte Oszillator weist jedoch ein von Natur aus niedriges Tastverhältnis auf und kann daher kein Tastverhältnis von 50% erzeugen. Vittoz et al. schlagen die Verwendung einer Frequenzteilerkette vor, um die Frequenz des Oszillators und sein Tastverhältnis digital einzustellen.
Die Takterzeugungsschaltung von US 5 477 180 umfasst eine Einstellschaltung, eine Treiberschaltung, die mit einem oszillierenden Kristall verbunden ist, und eine Tastverhältnis-Steuerschaltung. Unter Verwendung eines Rückkopplungssignals von der Tastverhältnis-Steuerschaltung zur Treiberschaltung wird das Tastverhältnis gesteuert, um das Tastverhältnis von 50% zu halten.
Es ist eine Aufgabe der vorliegenden Erfindung, einen Niederspannungs-Kristalloszillator mit einem einstellbaren Tastverhältnis bereitzustellen.
Es ist eine weitere Aufgabe der vorliegenden Erfindung, einen Kristalloszillator mit einem stabilen Tastverhältnis bereitzustellen, der nicht die Verwendung von Frequenzteilern erfordert.
Es ist auch eine Aufgabe der vorliegenden Erfindung, einen einen geringen Leistungsverbrauch aufweisenden Kristalloszillator mit einem Dauertastverhältnis von 50% bereitzustellen.
Die Erfindung ist in Anspruch 1 definiert.
Spezielle Ausführungsbeispiele sind in den abhängigen Ansprüchen dargelegt.
ZUSAMMENFASSUNG DER ERFINDUNG
Die obigen Aufgaben wurden durch eine Schaltung gelöst, die ein erstes oszillierendes Signal mit einer ersten Frequenz und einem ersten Tastverhältnis empfängt und ein zweites oszillierendes Signal mit derselben Frequenz, jedoch mit einem vorbestimmten zweiten Tastverhältnis ausgibt. Das erste oszillierende Signal ist vorzugsweise ein oszillierendes Kristallsignal, das von einer Kristalloszillatorschaltung erzeugt wird. Die Kristalloszillatorschaltung umfasst einen Kristall und einen widerstand, die parallel geschaltet sind, wobei beide Enden des Kristalls über einen entsprechenden Kondensator mit der Erdung gekoppelt sind. Ein Transistor ist so angeschlossen, dass seine Sourceelektrode mit der Erdung gekoppelt ist, sein Drainpol mit einem Ende des Kristalls gekoppelt ist und sein Steuergate mit dem anderen Ende des Kristalls gekoppelt ist. Eine Stromquelle ist zwischen V_DD und den Drainpol des Transistors gekoppelt. Die Amplitude der Stromquelle wird derart ausgewählt, dass der Kristalloszillator eine anhaltende Oszillation bei einem niedrigen Leistungsverbrauch aufrechterhält.
Die Schaltung der vorliegenden Erfindung umfasst ferner eine variable Stromquelle und ein Umschaltmittel, vorzugsweise einen MOS-Transistor, die zwischen V_DD und der Erdung in Reihe geschaltet sind. Ein Ende der variablen Stromquelle ist mit V_DD gekoppelt und das andere Ende bildet einen Zwischenausgangsknoten. Das oszillierende Kristallsignal von der Kristalloszillatorschaltung wird an einen Steuereingang des Umschaltmittels angelegt, so dass das Umschaltmittel geschlossen wird, wenn das oszillierende Kristallsignal auf einem ersten Logikzustand liegt, und das Umschaltmittel geöffnet wird, wenn das oszillierende Kristallsignal auf einem zweiten Logikzustand liegt. Wenn das Umschaltmittel geschlossen ist, liefert es eine schnelle und konstante Pull-down-Rate des Zwischenknotens zur Erdung. Wenn das Umschaltmittel geöffnet ist, ist der Zwischenausgangsknoten frei, um mit einer Rate, die durch die variable Stromquelle festgelegt wird, auf V_DD hochgesetzt zu werden. Die Amplitude der variablen Stromquelle wird durch ein Tastverhältnis-Überwachungsmittel gesteuert.
Das Tastverhältnis-Überwachungsmittel beobachtet das oszillierende Kristallsignal, das an das Umschaltmittel angelegt wird, über den Zwischenknoten und erzeugt ein Amplitudensteuer-Ausgangssignal, das zu der Zeit proportional ist, zu der das oszillierende Kristallsignal während jedes Zyklus auf dem ersten Logikzustand liegt. Je länger das oszillierende Signal auf dem ersten Logikzustand liegt, desto mehr erhöht das Amplitudensteuer-Ausgangssignal den Strom der variablen Stromquelle. Somit wird die Pull-up-Rate des Zwischenausgangsknotens erhöht, wenn das Tastverhältnis des Oszillator-Eingangssignals erhöht wird.
Der Strom der variablen Stromquelle wird derart eingestellt, dass der Zwischenausgangsknoten immer dieselbe vorbestimmte Menge an Zeit innerhalb jedes Zyklus benötigt, um einen vorbestimmten Spannungspegel zu erreichen. Diese vorbestimmte Menge an Zeit wird ausgewählt, um ein gewünschtes zweites Tastverhältnis am Zwischenausgangsknoten herzustellen, und wird mittels des Tastverhältnis-Überwachungsmittels konstant gehalten.
Gemäß Anspruch 1 ist das Tastverhältnis-Überwachungsmittel zum direkten Beobachten des Zwischenausgangsknotens gekoppelt. Das Tastverhältnis-Überwachungsmittel umfasst einen Logikinverter, der zum Empfangen des Signals des Zwischenausgangsknotens als Eingangssignal gekoppelt ist. Das Ausgangssignal aus dem Logikinverter ist mit dem Eingang eines an Strom verarmten Inverters gekoppelt. Der an Strom verarmte Inverter empfängt einen ersten Steuerstrom, der seine Pull-up-Rate steuert, und empfängt einen zweiten Steuerstrom, der seine Pull-down-Rate steuert. Durch Einstellen des Verhältnisses des ersten Steuerstroms zum zweiten Steuerstrom kann man das vorbestimmte zweite Tastverhältnis am Zwischenausgangsknoten einstellen. Der an Strom verarmte Inverter ist vorzugsweise über ein Tiefpassfilter an die variable Stromquelle angelegt.
Die vorangehende Schaltung ist eine effiziente Struktur zum Erhöhen des Tastverhältnisses des oszillierenden Kristallsignals vom Kristalloszillator, kann jedoch beim Verringern des Tastverhältnisses des oszillierenden Kristallsignals nicht sehr effizient sein. Ein zweites Ausführungsbeispiel der vorliegenden Erfindung beinhaltet eine kleine Modifikation, die ermöglicht, dass die Struktur das Tastverhältnis des oszillierenden Kristallsignals sowohl erhöht als auch verringert, während eine effiziente Leistungsnutzung aufrechterhalten wird.
Bei einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung ist ein Strombegrenzungstransistor zwischen den Zwischenausgangsknoten und das Umschaltmittel eingefügt. Dieser Strombegrenzungstransistor reagiert auf dasselbe Amplitudensteuer-Ausgangssignal, das an die variable Stromquelle angelegt wird. Durch zweckmäßige Konstruktion des Strombegrenzungstransistors kann veranlasst werden, dass er entweder in seinem linearen Bereich arbeitet und sich wie ein variabler Widerstand verhält, oder veranlasst werden, dass er in seinem Sättigungsbereich arbeitet und sich wie ein Schalter verhält. In beiden Fällen, veranlasst das Tastverhältnis-Überwachungsmittel, wenn das Tastverhältnis des Kristalloszillatorsignals über das vorbestimmte zweite Tastverhältnis hinausgegangen ist, dass der Strombegrenzungstransistor den Zwischenknoten zunehmend vom Umschaltmittel isoliert. Selbst wenn das Kristalloszillatorsignal über einen vorbestimmten Zeitpunkt auf dem ersten Logikzustand bleibt und dadurch des Umschaltmittel geschlossen hält, hätte der Strombegrenzungstransistor folglich bereits den Einfluss des Umschaltmittels auf den Zwischenausgangsknoten verringert oder verhindert. Die variable Stromquelle ist dann frei, um den Zwischenausgangsknoten auf den vorbestimmten Spannungspegel hochzusetzen und das gewünschte vorbestimmte zweite Tastverhältnis zu erreichen, ohne die Pull-down-Wirkung des Umschaltmittels überwinden zu müssen.
Bei einem weiteren alternativen Ausführungsbeispiel ist ein variabler Widerstand zwischen V_DD und die variable Stromquelle eingefügt. Der variable Widerstand wird durch eine leistungs- und temperaturunempfindliche Steuerschaltung gesteuert, die dadurch ein Niveau an Unempfindlichkeit gegen Leistungs- und Temperaturschwankungen für die variable Stromquelle vorsieht. Die Empfindlichkeit der gesamten Struktur gegen Leistungs- und Temperaturschwankungen wird dadurch verringert.
KURZBESCHREIBUNG DER ZEICHNUNGEN
1 zeigt einen Basisoszillator mit einem Inverter und einem 180°-Phasenverschiebungs-Rückkopplungsnetzwerk.
2 zeigt einen Pierce-Kristalloszillator.
3 zeigt einen minimierten Pierce-Kristalloszillator.
4 zeigt einen Pierce-Oszillator mit einem nicht-linearen Rückkopplungsnetzwerk.
5 zeigt einen modifizierten Pierce-Kristalloszillator.
6 zeigt eine Schaltung, die das Tastverhältnis einer Impulsfolge einstellt.
7 zeigt den Hauptmechanismus, durch den das Tastverhältnis durch die Schaltung von 6 eingestellt wird.
8 stellt beispielhafte Spannungspegel an speziellen Knoten der Schaltung von 7 während verschiedener Betriebsstufen dar.
9 zeigt eine Schaltung, die das Tastverhältnis einer Impulsfolge kompensiert, welches geringer als oder größer als ein gewünschter Wert ist.
10 zeigt eine Schaltung, die ähnlich zu 7 ist, mit einer zusätzlichen Stromsteuerung.
11 zeigt einen Oszillator mit einer Tastverhältnis-Überwachungs- und -Steuerschaltung gemäß dem ersten Ausführungsbeispiel der Erfindung.
12 zeigt Wellenformen, die in der Schaltung von 11 vorkommen, für verschiedene Tastverhältnisse.
13 zeigt ein alternatives Ausführungsbeispiel von 11, das das Tastverhältnis einer Impulsfolge kompensiert, das geringer als oder größer als ein gewünschter Wert ist.
14 zeigt Wellenformen, die in der Schaltung von 13 vorkommen.
15 zeigt eine vollständigere Implementierung des Ausführungsbeispiels von 13.
BESTE ART ZUR AUSFÜHRUNG DER ERFINDUNG
Mit Bezug auf 6 empfängt eine Tastverhältnis-Überwachungs- und -Steuerschaltung eine Impulsfolge OSC von einer Oszillatorquelle wie z.B. von einem Pierce-Kristalloszillator. Die Impulsfolge OSC weist vorzugsweise ein anderes Tastverhältnis als 50% auf. Wie es für Pierce-Kristalloszillatoren typisch ist, zeigt das vorliegende Beispiel eine Impulsfolge mit einem variierenden Tastverhältnis unterhalb 50%. Die Impulsfolge OSC wird an das Steuergate eines nmos-Pull-down-Transistors 31 und an eine Tastverhältnis-Überwachungs- und -Steuerschaltung 35 angelegt. Die Impulsfolge OSC wechselt zwischen einem hohen Logikzustand und einem niedrigen Logikzustand ab. Der Pull-down-Transistor 31 reagiert auf logisch hoch durch schnelles Koppeln des Knotens Va mit der Erdung und reagiert auf logisch niedrig durch Isolieren des Knotens Va von der Erdung. Wenn der Knoten Va von der Erdung isoliert ist, wird er mit einer Rate, die von einem Anstiegsstrom I_rmp abhängt, welcher von einer variablen Stromquelle 37 geliefert wird, auf V_DD hochgesetzt. Die Amplitude von I_rmp wird durch die Tastverhältnis-Überwachungs- und -Steuerschaltung 35 gesteuert.
Die Tastverhältnis- und Überwachungsschaltung 35 reagiert auf das Tastverhältnis der Impulsfolge OSC durch Einstellen der Amplitude von I_rmp auf eine Weise, die zur Menge an Zeit, zu der die Impulsfolge OSC während jedes Zyklus auf logisch hoch liegt, proportional ist. Je länger die Zeit ist, zu der OSC während eines Zyklus auf logisch hoch bleibt, desto höher ist die Amplitude des Stroms I_rmp, der von der variablen Stromquelle 37 geliefert wird. Wenn die Amplitude des Anstiegsstroms I_rmp erhöht wird, wird die Anstiegszeit des Knotens Va ebenso erhöht. Somit nimmt die Anstiegsgeschwindigkeit von Va mit einem zunehmenden OSC-Tastverhältnis bis zu einer maximalen Anstiegsrate zu, die durch den maximalen Strom I_rmp festgelegt wird, der von der variablen Stromquelle 37 geliefert wird.
Der Knoten Va ist an einen Verstärker 39 angelegt, der das Endausgangs-Taktsignal S_CLK formt. Der Verstärker 39 reagiert auf einen Abfall des Knotens Va auf die Erdung durch schnelles Hochsetzen des Ausgangstaktsignals S_CLK. Da das Herabsetzen des Knotens Va durch den Pull-down-Transistor 31 gesteuert wird, der eine konstante und schnelle Pull-down-Rate aufweist, weist der Verstärker 39 ebenso eine schnelle Ansprechzeit eines hohen Ausgangssignals auf einen Abfall des Knotens Va auf. Da jedoch die Anstiegsrate des Knotens Va durch die variable Stromquelle 37 gesteuert wird, reagiert der Verstärker 39 nicht auf einen Anstieg des Knotens Va, bis der Knoten Va die Schwellenspannung Vth des Verstärkers 39 erreicht.
Die Tastverhältnis-Überwachungs- und -Steuerschaltung 35 stellt den Anstiegsstrom I_rmp derart ein, dass der Knoten Va den Schwellenpegel Vth des Verstärkers 39 während jedes Zyklus ungeachtet des Tastverhältnisses der Impulsfolge OSC zur gleichen Zeit erreicht. Wenn OSC beispielsweise für nur 25% eines Zyklus auf logisch hoch liegt, d.h. ein Tastverhältnis von 25% aufweist, dann senkt die Tastverhältnis-Überwachungs- und -Steuerschaltung 35 den Anstiegsstrom I_rmp, um die Anstiegsrate des Knotens Va zu verlangsamen, so dass der Knoten Va die Schwellenspannung Vth des Verstärkers 39 am Mittelpunkt der Zyklusperiode erreicht. Dies bringt das Tastverhältnis des Ausgangssignals S_CLK bis auf 50%. wenn OSC für volle 50% eines Tastverhältnisses auf logisch hoch liegt, dann erhöht die Tastverhältnis-Überwachung und -Steuerung 35 den Anstiegsstrom I_rmp auf eine hohe Amplitude und beschleunigt die Anstiegsrate des Knotens Va. Dies bewirkt, dass Va die Schwellenspannung Vth des Verstärkers 39 schnell erreicht und dadurch das Ausgangssignal S_CLK auf einem Tastverhältnis von etwa 50% hält. Auf diese Weise kann die Ansprechzeit des Verstärkers 39 auf ein Anstiegssignal am Knoten Va derart eingestellt werden, dass das Ausgangssignal S_CLK des Verstärkers 39 auf einem beliebigen vorbestimmten Tastverhältnis gehalten wird.
Die Schaltung von 6 umfasst ferner ein Mittel zum Kompensieren von Temperatur- und Spannungsschwankungen. Eine Temperatur- und Spannungskompensationsschaltung 33 stellt einen variablen Widerstand 34 ein, um die maximale Stromamplitude von I_rmp zu begrenzen. Auf diese Weise wird die maximale Anstiegsrate, die durch die variable Stromquelle 37 gesteuert wird, geeignet erhöht oder verringert, um trotz Schwankungen der Leistungsversorgung oder Temperatur eine stabile Oszillationsleistung aufrechtzuerhalten. Es sollte beachtet werden, dass die Amplitude von I_rmp auch die Pull-down-Rate des Knotens Va beeinflussen kann, wenn sowohl die variable Stromquelle 37 als auch der Pull-down-Transistor 31 gleichzeitig aktiv sind. Folglich könnte I_rmp auch verwendet werden, um das Tastverhältnis von S_CLK zu verringern, falls erwünscht.
Die Schaltung von 6 ist in 7 ohne die Temperatur- und Spannungskompensations-Schaltungskomponenten 33 und 34 von 6 nachvollzogen. Wie vorstehend erläutert, stellen die Temperatur- und Spannungskompensationsschaltungen die maximalen Anstiegs- und Abfallgeschwindigkeiten ein, aber die Schaltung von 7 zeigt nur den Hauptmechanismus, durch den das Tastverhältnis eingestellt wird. Um die Funktionsweise der Schaltung von 7 besser zu erläutern, stellt 8 vereinfachte beispielhafte Spannungspegel an speziellen Knoten während verschiedener Betriebsstufen dar.
8 zeigt den Knoten Va und das Ausgangssignal S_CLK für fünf vereinfachte Taktzyklen CLK1–CLK5 der Impulsfolge OSC. Während CLK1 ist OSC mit einem Tastverhältnis von 12% gezeigt. Wenn CLK1 zuerst auf einen hohen Pegel schaltet, steuert der Pull-down-Transistor 31 durch und bringt den Knoten Va schnell auf die Erdung herab. Der Verstärker 39 reagiert, indem er S_CLK auf logisch hoch bringt. Nachdem 12% der Periode von CLK1 abgelaufen sind, ist gezeigt, dass OSC auf einen niedrigen Logikpegel schaltet. Dies sperrt den Pull-down-Transistor 31 und der Knoten Va kann durch die variable Stromquelle 37 frei auf logisch hoch hochgesetzt werden.
Die Menge an Zeit, die erforderlich ist, damit Va die Schwellenspannung Vth des Verstärkers 39 erreicht, wird durch die Tastverhältnis-Überwachungs- und -Steuerschaltung 35 gesteuert. Die Tastverhältnis-Überwachungs- und -Steuerschaltung 35 reagiert auf das Tastverhältnis von OSC von 12% durch Verringern der Stromerzeugungsamplitude der variablen Stromquelle 37. Im vorliegenden Beispiel wird der Strom I_rmp derart eingestellt, dass Va Vth erreicht, wenn die Hälfte der Periode von OSC abgelaufen ist. Folglich wird gezeigt, dass der Knoten Va eine langsame Anstiegszeit aufweist. Wenn der Knoten Va Vth des Verstärkers 39 erreicht, wird das Ausgangssignal S_CLK auf logisch niedrig zurückgebracht und stellt dadurch ein Tastverhältnis von 50% her.
Während CLK2 ist OSC mit einem Tastverhältnis von 25% gezeigt. Damit der Knoten Va Vth des Verstärkers 39 bei 50% der Periode erreicht, reagiert die Tastverhältnis-Überwachungs- und -Steuerschaltung 35 auf den längeren Impuls von OSC durch entsprechendes Erhöhen von I_rmp. Der Knoten Va steigt daher auf logisch hoch mit einer schnelleren Rate an und erreicht Vth wieder zu einem Zeitpunkt auf halbem Wege seiner Periode und stellt ein Tastverhältnis von 50% für das Ausgangssignal S_CLK her.
Bei CLK3 ist OSC mit einem Tastverhältnis von 40% gezeigt. Wenn OSC auf einen niedrigen Logikpegel schaltet und den Pull-down-Transistor 31 sperrt, hat der Knoten Va nur 10% der Periode, um Vth bei der Markierung von 50% zu erreichen und dadurch ein Tastverhältnis von 50% bei S_CLK aufrechtzuerhalten. Um die Spannung des Knotens Va schneller anzuheben, reagiert die Tastverhältnis-Überwachungs- und -Steuerschaltung 35 auf den längeren OSC-Impuls durch Einstellen der variablen Stromquelle 37, um eine hohe I_rmp-Amplitude herzustellen, die ausreicht, um den Knoten Va in mindestens den erforderlichen 10% der Periodenzeit auf Vth anzuheben. Daher erreicht der Knoten Va Vth wieder am Mittelpunkt der Periode und hält wieder ein Tastverhältnis von 50% bei S_CLK aufrecht.
Bei CLK4 ist OSC bereits mit einem Tastverhältnis von 50% gezeigt. Dies bedeutet, dass die variable Stromquelle 37 keine Verzögerung in die Anstiegsrate des Knotens Va einführen muss. Die Tastverhältnis-Überwachungs- und -Steuerschaltung 35 reagiert daher auf das Tastverhältnis von OSC von 50% durch Einstellen der variablen Stromquelle 37 auf ihre maximale Amplitude. Dies erhöht den Knoten Va auf seine maximale Rate ohne Einführung irgendeiner zusätzlichen Verzögerung und bringt das Ausgangssignal S_CLK schnell auf logisch niedrig und hält ein Tastverhältnis von 50% aufrecht.
Während CLK5 ist OSC mit einem Tastverhältnis von 88% gezeigt. Im vorliegenden Ausführungsbeispiel ist es erwünscht, ein Tastverhältnis von 50% ±5% aufrechtzuerhalten. Dies bedeutet, dass das Ausgangssignal S_CLK kein Tastverhältnis von mehr als 55% zeigen sollte. wie vorstehend erläutert, erhöht die Tastverhältnis-Überwachungs- und -Steuerschaltung 35 die Amplitude der variablen Stromquelle 37, solange der Impuls OSC hoch ist. Je länger OSC hoch ist, desto höher ist daher die Amplitude der variablen Stromquelle 37. Um jedoch ein maximales Tastverhältnis von beispielsweise 55% aufrechtzuerhalten, reagiert die Tastverhältnis-Überwachungs- und -Steuerschaltung 35 darauf, dass OSC seinen Punkt von 50% erreicht, durch Anheben von I_rmp der variablen Stromquelle 37 auf ihre maximale Amplitude. In einem ersten Ausführungsbeispiel reicht der maximale Pegel von I_rmp aus, um den Knoten Va mit einer vorbestimmten Rate auf einen hohen Logikpegel hochzusetzen, obwohl OSC noch auf logisch hoch liegt und der Pull-down-Transistor 31 durchgesteuert ist. Diese vorbestimmte Rate ist derart, dass sie nicht mehr als 5% einer Periode erfordert, um den Knoten Va auf Vth anzuheben, während der Pull-down-Transistor 31 aktiv ist. Egal wie weit das Tastverhältnis von OSC über 55% hinausgeht, der Verstärker 39 sieht folglich den Knoten Va am Punkt von 55% Vth erreichen und ein maximales Tastverhältnis von 55% aufrechterhalten. Dieses Verfahren zum Einstellen eines Eingangstastverhältnisses von mehr als einem gewünschten Wert erfordert jedoch, dass die variable Stromquelle 37 einen großen maximalen Strom erzeugen kann, um den Pull-down-Transistor 31 zu überwinden.
Eine zweite Tastverhältnis-Überwachungs- und Steuerschaltung, die in 9 gezeigt ist, kann ein Tastverhältnis von weniger als und größer als einem gewünschten Wert kompensieren, ohne eine größere variable Stromquelle 37 zu erfordern. Alle Elemente in 9, die zu jenen von 7 ähnlich sind, weisen ähnliche Bezugszeichen auf und sind vorstehend beschrieben. In 9 ist ein Schalter 38 zwischen den Knoten Va und den Pull-down-Transistor 31 eingesetzt. Der Schalter 38 wird durch die Tastverhältnis-Überwachungs- und -Steuerschaltung 35 gesteuert. Solange das Oszillatorsignal OSC unterhalb 50% bleibt, hält die Tastverhältnis-Überwachungs- und -Steuerschaltung 35 den Schalter 38 geschlossen. In diesem Fall verhält sich die resultierende Schaltung von 9 im Wesentlichen wie diejenige von 7 und kompensiert dadurch OSC-Signale mit Tastverhältnissen unterhalb eines gewünschten Werts von beispielsweise 50%. Wenn das Oszillatorsignal OSC ein Tastverhältnis gleich oder größer als 50% erreicht, reagiert die Tastverhältnis-Überwachungs- und -Steuerschaltung 35 durch Öffnen des Schalters 38. Obwohl das Oszillatorsignal OSC jenseits des Prozentsatzes von 50 des Tastverhältnisses auf logisch hoch bleiben kann, was bewirkt, dass der Pull-down-Transistor 31 betätigt bleibt, reagiert folglich der Schalter 38 durch Isolieren des Knotens Va vom Einfluss des Pull-down-Transistors 31. Unterdessen wäre die variable Stromquelle 37 auf ihre maximale Amplitude angehoben worden und würde dadurch den Knoten Va schnell auf V_DD hochsetzen. Da die variable Stromquelle 37 die Pull-down-Wirkung des Transistors 31 nicht überwinden muss, erfordert sie keine übermäßige maximale I_rmp-Amplitude und erhöht folglich ihren Leistungsverbrauch nicht.
Eine dritte Schaltung ist in 10 gezeigt. Alle Elemente in 10, die zu denjenigen von 7 ähnlich sind, haben ähnliche Bezugszeichen und sind vorstehend beschrieben. Die Schaltung von 10 kann ebenso Tastverhältnisse kompensieren, die sowohl größer als als auch geringer als ein gewünschter Wert sind, während keine große maximale I_rmp-Amplitude erforderlich ist. In 10 ist ein variabler Widerstand 40 zwischen den Knoten Va und den Pull-down-Transistor 31 eingefügt. Die Tastverhältnis-Überwachungs- und -Steuerschaltung 35 steuert sowohl die variable Stromquelle 37 als auch den variablen Widerstand 40 mittels desselben Steuersignals 36. Wie vorher erläutert, ist das Ausgangssignal aus der Tastverhältnis-Überwachungs- und -Steuerschaltung 35 zum Tastverhältnis des Oszillatorsignals OSC proportional. Das heißt, das Steuersignal 36 erhöht die Amplituden sowohl der variablen Stromquelle 37 als auch des variablen Widerstandes 40 als Reaktion auf eine Erhöhung des Tastverhältnisses an OSC. Wenn sich das Oszillatorsignal OSC einem gewünschten Tastverhältnis von beispielsweise 50% nähert, erhöht die variable Stromquelle 37 ihre Stromamplitude, während der variable Widerstand 40 seinen Widerstandswert erhöht und dadurch den Einfluss des Pull-down-Transistors 31 auf den Knoten Va verringert. Daher benötigt die variable Stromquelle 37 keinen übermäßigen maximalen Storm, um den Pull-down-Transistor 31 zu überwinden und den Knoten Va auf V_DD in einer erforderlichen Menge an Zeit hochzusetzen. Die Stromerzeugungsamplitude der variablen Stromquelle 37 kann tatsächlich aufgrund der Strombegrenzungswirkung des variablen Widerstandes 40 verringert werden, während OSC unterhalb eines gewünschten Tastverhältniswerts liegt.
Mit Bezug auf 11 ist eine erste Schaltungsimplementierung der vorliegenden Erfindung gezeigt. In 11 wird eine Impulsfolge OSC durch einen modifizierten Pierce-Kristalloszillator 51 mit einem Tastverhältnis von weniger als 50% erzeugt. Ferner ist die Tastverhältnis-Überwachungs- und -Steuerschaltung 35 gezeigt, die die Impulsfolge OSC indirekt durch Beobachten des Knotens Va am Ausgang der variablen Stromquelle 37 überwacht. Wie in 6 und 7 steuert eine Temperatur- und Spannungskompensatorschaltung 33 einen variablen Widerstand 34, um die maximale Amplitude von I_rmp als Reaktion auf Temperatur- und Leistungsschwankungen einzustellen. Auch wie in 6 und 7 wird die variable Stromquelle 37 durch die Tastverhältnis-Überwachungs- und -Steuerschaltung 35 gesteuert, die zusammen die Anstiegsrate für den Knoten Va festlegen. Ein Ausgang der Tastverhältnis-Überwachungs- und -Steuerschaltung 35 ist mit dem Eingang eines nicht-invertierenden Verstärkers 38 gekoppelt, der ein Ausgangssignal S_CLK mit einer Impulsfolge, die jener von OSC folgt, erzeugt.
Der Pierce-Kristalloszillator 51 der vorliegenden Erfindung umfasst einen Kristall 53 und einen Rückkopplungswiderstand 55, die parallel geschaltet sind, wobei beide Enden des Kristalls 53 über Kondensatoren 57 und 59 entsprechend mit der Erdung gekoppelt sind. Ein Ende des Kristalls 53 ist mit dem Steuereingang eines Transistors 61 gekoppelt und das andere Ende des Kristalls 53 ist mit dem Drainpol des Transistors 61 gekoppelt. Der Drainpol des Transistors 61 empfängt einen Oszillationsvorspannungsstrom I_OSC von einer Stromquelle 63. I_OSC wird so ausgewählt, dass die Oszillation bei niedrigen Spannungen und niedriger Leistung gehalten wird. Der Transistor 61 wird vorzugsweise in schwacher Inversion betrieben, um einen maximalen Wert von Steilheit für einen gegebenen Vorspannungsstrom I_OSC vorzusehen. Wenn I_OSC einen kritischen Wert in Abhängigkeit von der Steilheit des Transistors 61 übersteigt, baut sich eine Oszillation auf, aber die Amplitude von OSC stoppt bei einem gewissen maximalen Wert unterhalb V_DD den Anstieg. Der vorliegende Pierce-Kristalloszillator 51 hält somit eine anhaltende Oszillation bei niedriger Leistung aufrecht, erzeugt jedoch an sich eine Impulsfolge OSC mit einer niedrigen Spannungsamplitude und einem ersten Tastverhältnis wesentlich unterhalb 50%. Die Schaltung der vorliegenden Erfindung erhöht jedoch das erste Tastverhältnis des Pierce-Kristalloszillators 51 bis auf ein vorbestimmtes zweites Tastverhältnis von vorzugsweise 50% ±5% und formt OSC für zweckmäßige Spannungshübe von Speiseleitung zu Speiseleitung um.
In den 6 und 7 wurde die Tastverhältnis-Überwachungs- und -Steuerschaltung 35 gezeigt, die die Impulsfolge OSC direkt am Steuergate des Pull-down-Transistors 31 überwacht. Beim vorliegenden Ausführungsbeispiel von 11 ist jedoch die Tastverhältnis-Überwachungs- und -Steuerschaltung 35 gezeigt, die die Impulsfolge OSC indirekt durch Beobachten des anschließenden Verhaltens des Knotens Va am Drainpol des Pull-down-Transistors 31 überwacht, welches der Impulsfolge OSC umgekehrt folgt. Auf diese Weise kann die Tastverhältnis-Überwachungs- und -Steuerschaltung 35 von 11 einen Rückkopplungsmechanismus herstellen, um die variable Stromquelle 37 leichter zu steuern. Da das Ausführungsbeispiel von 11 den Knoten Va direkt beobachtet, kann es genauer sicherstellen, dass der Knoten Va einen vorbestimmten Spannungspegel in einer vorbestimmten Zeit während jedes Zyklus erreicht.
Die Tastverhältnis-Überwachungs- und -Steuerschaltung 35 in 11 umfaßt einen langen Inverter 41, der das Signal am Knoten Va empfängt. Der Inverter 41 ist lang genug, um den Leistungsverlust beim Erzeugen von Logiksignalhüben zu begrenzen. Der Ausgang des Inverters 41 ist mit dem Eingang des nicht-invertierenden Verstärkers 38 gekoppelt und ist auch mit dem Eingang eines an Strom verarmten Inverters 43 gekoppelt. Ein Pull-up-Strom I_UP, der von der Stromquelle 45 geliefert wird, steuert die Rate des hohen Hubs des an Strom verarmten Inverters 43 und die Rate des niedrigen Hubs des an Strom verarmten Inverters 43 wird durch einen Pull-down-Strom I_DN gesteuert, der von einer Stromsenke 47 geliefert wird. Wie nachstehend deutlicher erläutert wird, steuert das Verhältnis des Pull-up-Stroms I_UP und des Pull-down-Stroms I_DN das Tastverhältnis des Ausgangssignals S_CLK. Durch zweckmäßige Auswahl von I_UP und I_DN kann folglich veranlasst werden, dass das Ausgangssignal S_CLK ein beliebiges gewünschtes Tastverhältnis aufweist. Im vorliegenden Ausführungsbeispiel werden jedoch I_UP und I_DN so ausgewählt, dass sie gleiche Stromamplituden aufweisen, um ein Tastverhältnis von 50% bei S_CLK herzustellen.
Der Ausgang des an Strom verarmten Inverters 43 ist mit einem Tiefpassfilter gekoppelt, das aus einem Kondensator 49 am Knoten Vc besteht. Der Kondensator 49 stellt wirksam eine Steuerspannung am Knoten Vc her, die die Stromamplitude der variablen Stromquelle 37 steuert. Beim bevorzugten Ausführungsbeispiel von 11 steht die Spannung am Knoten Vc invers mit der Stromamplitude der variablen Stromquelle 37 in Beziehung. Das heißt, je niedriger der Spannungswert am Knoten Vc ist, desto höher ist die von der variablen Stromquelle 37 erzeugte Stromamplitude. Ebenso gilt, je höher die Spannung am Knoten Vc ist, desto niedriger ist die von der variablen Quelle 37 erzeugte Stromamplitude. Wenn der an Strom verarmte Inverter 43 beispielsweise den Knoten Vc bis auf V_DD bringt, dann würde die variable Stromquelle 37 ihren minimalen Strom oder überhaupt keinen Strom liefern. Wenn der Knoten Vc auf Erdung herabgebracht werden würde, dann würde die variable Stromquelle 37 ihren maximalen Strom liefern. Die Funktionsweise des Ausführungsbeispiels von 11 ist mit Bezug auf vereinfachte Diagramme von Spannungshüben an verschiedenen Schaltungsknoten, die in 12 identifiziert sind, dargestellt.
Mit Bezug auf 12 sind drei vereinfachte Impulse von OSC mit einem Tastverhältnis von 15%, 33% bzw. 50% gezeigt. Der Kürze halber nimmt die folgende Erörterung an, daß die Schwellenspannung aller identifizierten Bauelemente auf dem Mittelpunkt zwischen logisch niedrig von Erdpotential und logisch hoch von V_DD liegt. Anders ausgedrückt, es wird angenommen, daß die Schwellenspannung Vth ½_DD für alle Schaltungselemente ist. Es soll für Fachleute selbstverständlich sein, daß es in der Prxis erforderlich sein kann, die Schwellepegel von verschiedenen Schaltungselementen einzustellen, um eine gewünschte Operation zu erzielen. Die Auswahl dieser Schwellenveränderungen wird jedoch typischerweise unter Schaltungssimulationsbedingungen durchgeführt und wird als innerhalb des Bereichs von Fachleuten liegend betrachtet.
Beim Betrachten des ersten schematischen Impulses von OSC mit einem Tastverhältnis von 15% ist gezeigt, dass zu dem Zeitpunkt, zu dem der Impuls OSC die Schwellenspannung des Pull-down-Transistors 31 am Punkt A1 erreicht, der Knoten Vc auf seiner maximalen Spannung von beispielsweise V_DD liegt, was bedeutet, dass die variable Stromquelle 37 ihre niedrigste Stromamplitude aufweist oder vollständig abgeschaltet ist. Da kein Pull-up-Strom I_rmp von der variablen Stromquelle 37 kommt, reagiert der Pull-down-Transistor 31 darauf, dass OSC den Punkt A1 erreicht, durch schnelles Herabsetzen des Knotens Va auf Erdung, wie gezeigt. Wenn der Knoten Va auf den Schwellenpegel des langen Inverters 41 am Punkt A2 abfällt, reagiert der lange Inverter 41 durch lineares Erhöhen seines Ausgangssignals am Knoten Vb von der Erdung auf V_DD. Der Knoten Vb ist mit dem an Strom verarmten Inverter 43 und mit dem nicht-invertierenden Verstärker 38 gekoppelt. Wenn der Knoten Vb den Schwellenpunkt A3 erreicht, reagiert der nicht-invertierende Verstärker 38 durch schnelles Hochbringen des Ausgangssignals S_CLK auf V_DD, wie am Punkt A5 gezeigt, und der an Strom verarmte Inverter 43 beginnt, den Knoten Vc linear abzusenken, wie am Punkt A4 gezeigt. Der Knoten Vc fällt weiter linear ab, bis der Knoten Vb von logisch hoch auf logisch niedrig schaltet.
Wie in 12 gezeigt, wird das Ende des ersten OSC-Impulses an dem Punkt genommen, an dem OSC auf den Schwellenpegel des Pull-down-Transistors 31 am Punkt A6 fällt. An diesem Punkt sperrt der Pull-down-Transistor 31 und dies ermöglicht, dass der Knoten Va durch die variable Stromquelle 37 hochgesetzt wird. Wenn sich OSC am Punkt A6 befindet, hatte der Knoten Vc nicht die Zeit, sehr weit abgesenkt zu werden, wie am Punkt A7 gezeigt. Daher liefert die variable Stromquelle 37 einen kleinen, Strom. Dies verlangsamt das Ansteigen des Knotens Va beträchtlich. Da jedoch der lange Inverter 41 auf den Knoten Va reagiert, der für den Moment unterhalb seiner Schwellenspannung bleibt, hält der Inverter 41 sein Ausgangssignal Vb auf logisch hoch, was bewirkt, dass der an Strom verarmte Inverter 43 weiterhin den Knoten Vc auf Erdung absenkt. Wenn der Knoten Vc abgesenkt wird, wird die Amplitude der variablen Stromquelle 37 erhöht. Die Spannung am Knoten Va nimmt folglich exponentiell vom Punkt A8 zum Punkt A9 zu, welches der Schwellenpegel des langen Inverters 41 ist. Die Pull-down-Stromsenke 47, die in 11 gezeigt ist, ist derart ausgewählt, dass der Knoten Va den Punkt A9 am Punkt auf halbem Wege von einem vollständigen Zyklus erreicht und daher ein Tastverhältnis von 50% herstellt. Wenn der Knoten Va den Punkt A9 erreicht, reagiert der lange Inverter 41 durch Absenken des Knotens Vb. wenn der Knoten Vb den Schwellenpunkt A10 durchläuft, reagiert der nicht-invertierende Verstärker 38 durch schnelles Umschalten von logisch hoch auf logisch niedrig, wie durch den Punkt A11 angegeben. Ebenso reagiert der an Strom verarmte Inverter 43, indem er seine langsame Anstiegssequenz beginnt, die am Punkt A12 gezeigt ist.
Bis der zweite Abtastimpuls von OSC beginnt anzusteigen und den Schwellenpunkt B1 erreicht, wurde der Knoten Vc vollständig auf seine maximale Spannung aufgeladen, wie am Punkt B4 angegeben. Daher wird die variable Stromquelle 37 wieder auf ihre minimale Stromamplitude gesetzt. Dies ermöglicht, dass der Pull-down-Transistor 31 auf den Punkt B1 durch schnelles Herabsetzen des Knotens Va von logisch hoch auf logisch niedrig reagiert, da diesem nicht durch irgendeinen bemessbaren Pull-up-Strom von der variablen Stromquelle 37 entgegengewirkt wird. Wenn die Pull-up-Stromquelle 45 derart eingestellt werden würde, dass der Knoten Vc nicht auf seiner maximalen Spannung läge, bis OSC den Punkt B1 erreicht, würde die Pull-down-Wirkung des Transistors 31 durch I_rmp verlangsamt werden und das effektive Tastverhältnis würde verringert werden. Aber beim vorliegenden Beispiel besteht das Ziel darin, das OSC-Tastverhältnis bis auf 50% zu erhöhen. Daher wird die variable Stromquelle 37 am Beginn jeder Periode energielos gemacht, um dem Knoten Va zu ermöglichen, dass er schnell auf die Erdung herabgesetzt wird. Das Senken des Kotens Va auf die Erdung bewirkt, dass der lange Inverter 41 beginnt, den Knoten Vb von der Erdung auf V_DD anzuheben. Dies bewirkt wiederum, dass der nicht-invertierende Verstärker 38 das hohe Ausgangssignal S_CLK umschaltet, und bewirkt auch, dass der an Strom verarmte Inverter 43 die Abfallwirkung des Knotens Vc beginnt.
Es ist gezeigt, dass die Impulsfolge OSC auf den Schwellenpunkt B6 zurückkommt, nachdem 33% der Periode abgelaufen sind. Bis OSC den Punkt B6 erreicht, ist der Knoten Vc als beträchtlich bis zum Punkt B7 abgefallen gezeigt, so dass die variable Stromquelle 37 nun auf einer viel höheren Stromquellenfähigkeit liegt als im vorherigen Zyklus. Daher ist gezeigt, dass der Knoten Va vom Punkt B8 zu B9, der Schwellenspannung des langen Inverters 41, schneller ansteigt.
Der lange Inverter 41 reagiert darauf, dass der Knoten Va den Punkt B9 erreicht, durch Absenken des Knotens Vb von logisch hoch auf logisch niedrig. Wenn der Knoten Vb den Schwellenpegel des an Strom verarmten Inverters 43 und des nicht-invertierenden Verstärkers 38 am Punkt B10 erreicht, wird das Ausgangssignal S_CLK nach unten geschaltet und der Knoten Vc beginnt seine Anstiegssequenz. Wieder hält das Ausgangssignal S_CLK ein Tastverhältnis von 50% aufrecht.
Mit Bezug auf den dritten Abtastimpuls von OSC mit einem Tastverhältnis von 50% erzeugt die variable Stromquelle 37 wieder, wenn OSC den Schwellenpunkt C1 erreicht, einen minimalen Strom und der Pull-down-Transistor 31 bringt den Knoten Va schnell auf logisch niedrig. Der lange Inverter 41 reagiert darauf, dass der Knoten Va den Schwellenpunkt C2 erreicht, durch Einleiten seiner Anhebung des Knotens Vb. Wenn der Knoten Vb den Punkt C3 erreicht, wird das Ausgangssignal S_CLK hochgebracht und der Knoten Vc beginnt seine Abfallsequenz. Es ist gezeigt, dass, bis OSC seine Abfallschwelle am Punkt C6 erreicht, der Knoten Vc am Punkt C7 auf einem viel niedrigeren Spannungspotential liegt und dadurch bewirkt, dass die variable Stromquelle 37 eine viel größere Stromamplitude erzeugt als vorher. Wenn sich OSC bei C6 befindet und der Pull-down-Transistor 31 sperrt, weist folglich die variable Stromquelle 37 eine große Stromamplitude auf und hebt den Knoten Va schnell vom Punkt C8 bis zum Punkt C9 an. Dies erzeugt eine entsprechende schnelle Reaktion seitens des langen Inverters 41, der seine Abfallsequenz des Knotens Vb beginnt. Der nicht-invertierende Verstärker 38 reagiert auf die Senkung des Knotens Vb, indem er die Ausgangssignale S_CLK herabsetzt und wieder ein Tastverhältnis von etwa 50% aufrechterhält. Ebenso reagiert der an Strom verarmte Inverter 43 auf die Senkung des Kotens Vb durch Einleiten seiner Anstiegssequenz des Knotens Vc zur Vorbereitung auf den nächsten Zyklus.
Wenn die Impulsfolge OSC ein Tastverhältnis aufweisen würde, das größer ist als 50%, dann würde der Knoten Vc seinen niedrigsten Spannungspegel entsprechend der variablen Stromquelle 37 mit ihrer maximalen Stromamplitude vor dem Sperren des Pull-down-Transistors 31 erreichen. Bei einem alternativen Ausführungsbeispiel wird veranlasst, dass die variable Stromquelle 37 eine maximale Stromamplitude aufweist, die ausreicht, um den Knoten Va auf den Schwellenwert des langen Inverters 41 anzuheben, selbst während der Pull-down-Transistor 31 aktiv ist, und verhindert dadurch, dass das Tastverhältnis des Ausgangssignals S_CLK zu weit über 50% hinaus geht. Bei diesem alternativen Ausführungsbeispiel wird die maximale Stromamplitude der variablen Stromquelle 37 vorzugsweise derart ausgewählt, dass das Ausgangssignal S_CLK ein maximales Tastverhältnis, das 55% nicht übersteigt, aufrechterhält.
Ein alternatives Ausführungsbeispiel, das in 13 gezeigt ist, eignet sich besser zum Kompensieren eines oszillierenden Signals OSC sowohl unterhalb als auch oberhalb eines vorbestimmten zweiten Tastverhältnisses von vorzugsweise 50%. Die Anordnung von 13 stellt eine Musterschaltungsimplementierung dar, die für die Schaltpläne von sowohl 9 als auch 10 geeignet ist. Allen Elementen in 13, die zu denjenigen in 11 ähnlich sind, sind ähnliche Bezugszeichen zugeordnet und sie sind vorstehend erörtert.
In 13 ist ein isolierender Transistor 44 zwischen den Knoten Va und den Pull-down-Transistor 31 eingefügt. Durch zweckmäßige Konstruktion des isolierenden Transistors 44 kann veranlasst werden, dass er in seinem gesättigten Bereich arbeitet und als Schalter 38 von 9 funktioniert. Alternativ kann veranlasst werden, dass der Transistor 44 in seinem linearen Bereich arbeitet, in welchem Fall er als variabler Widerstand 40 von 10 funktionieren würde. In der Schaltungsimplementierung von 13 wird das oszillierende Signal OSC wieder indirekt am Knoten Va durch die Tastverhältnis-Überwachungs- und -Steuerschaltung 35 beobachtet. 14A zeigt vereinfachte Spannungshübe, wenn der isolierende Transistor 44 als variabler Widerstand implementiert ist, und 14B stellt vereinfachte Spannungshübe dar, wenn der isolierende Transistor 44 als Schalter betrieben wird.
Mit Bezug auf 14A ist ein Abtast-OSC-Signal mit einem Tastverhältnis von 70% gezeigt. Wie im vorherigen Beispiel von 11 liegt der Knoten Vc am Beginn eines Zyklus auf einer maximalen Spannung. Dies bewirkt, dass die variable Stromquelle 37 auf ihrem minimalen Strom liegt, und bewirkt, dass der isolierende NMOS-Transistor 44 durchgesteuert wird und einen minimalen Widerstand liefert. Unter diesen Bedingungen reagiert der Pull-down-Transistor 31 darauf, dass OSC den Schwellenpegel D1 erreicht, durch schnelles Herabbringen des Knotens Va. Wenn der Knoten Va die Schwellenspannung des langen Inverters 41 am Punkt D2 erreicht, beginnt der Knoten Vb einen Aufwärtshub. Der an Strom verarmte Inverter 43 reagiert darauf, dass der Knoten Vb den Punkt D3 erreicht, durch Beginnen seines Herabsetzens des Knotens Vc am Punkt D4. Ebenso reagiert der nicht-invertierende Verstärker 38 auf den Punkt D3 durch Anheben des Ausgangssignals S_CLK auf logisch hoch am Punkt D5.
Das Absenken des Knotens Vc durch den an Strom verarmten Inverter 43 verursacht, dass der isolierende Transistor 44 beginnt, zu sperren und den Knoten Va zunehmend vom Pull-down-Transistor 31 zu isolieren. Unterdessen wird die Stromerzeugungsamplitude der variablen Stromquelle 37 erhöht. wie gezeigt, verursacht dies, dass der Knoten Va beginnt, vom Punkt E1 zum Punkt E2 nach oben zu schwenken, selbst während das Signal OSC hoch bleibt und der Pull-down-Transistor 31 durchgesteuert bleibt. Vorzugsweise steigt der Knoten Va vom Punkt E1 zum Punkt E2 in einem Ausmaß an Zeit an, das zum Herstellen eines vorbestimmten zweiten Tastverhältnisses, das durch eine Linie L2 angegeben ist, von beispielsweise 50% ausreicht. Der lange Inverter 41 reagiert darauf, dass der Knoten Va den Punkt E2 erreicht, durch einen Hub des Knotens Vb auf niedrig am Punkt E3. Wenn der Knoten Vb die Schwellenspannung des an Strom verarmten Inverters 43 am Punkt E4 erreicht, beginnt der Knoten Vc seine Anstiegssequenz. Gleichzeitig reagiert der nicht-invertierende Verstärker 38 darauf, dass der Knoten Vb den Punkt E4 erreicht, durch Umschalten des Ausgangssignals S_CLK auf niedrig am Punkt E6. Bis das Signal OSC beginnt abzufallen und den Punkt E7 erreicht, sind 70% der Periode abgelaufen. An diesem Punkt reagiert der Pull-down-Transistor 31 durch Sperren, aber, wie in 14A gezeigt, hat der Knoten Va bereits vor dem Punkt E7 logisch hoch erreicht.
In 14B sind schematische Spannungshübe für den isolierenden Transistor 44 gezeigt, der als Schalter betrieben wird. In diesem Fall ist das Verhalten der Schaltung von 13 dasselbe wie jenes von 11, solange der isolierende Transistor 44 geschlossen bleibt. Wenn das oszillierende Signal OSC den Schwellenpunkt G1 erreicht, ist gezeigt, dass der Knoten Vc auf seinem maximalen Pegel liegt, und der Pull-down-Transistor 31 reagiert durch schnelles Herabsetzen des Knotens Va auf Erdung. Wenn Va den Punkt G2 durchläuft, reagiert der lange Inverter 41 durch Hochbringen des Knotens Vb. Am Punkt G3 bringt der nicht-invertierende Verstärker 38 das Ausgangssignal S_CLK auf logisch hoch und der an Strom verarmte Inverter 43 beginnt das Herabsetzen des Knotens Vc.
In diesem Fall wird die Schwellenspannung des isolierenden Transistors 44 niedrig gemacht, so dass er nicht in einen offenen Zustand AUS schaltet, bis fast die Hälfte der Periode abgelaufen ist, wie durch die Linie L2 gezeigt. Während der isolierende Transistor 44 geschlossen ist, bleibt der Knoten Va auf logisch niedrig, wenn der Knoten Vc trotz dessen, dass die variable Stromquelle 37 langsam erhöht wird, abfällt, da der Pull-down-Transistor 31 auf EIN, das heißt geschlossen, bleibt. Wenn der Knoten Vc die Schwellenspannung des isolierenden Transistors 44 am Punkt G6 erreicht, beginnt der Transistor 44, zu sperren und den Knoten Va vom Pull-down-Transistor 31 am Punkt H1 zu isolieren. Wenn der Knoten Va vom Pull-down-Transistor 31 isoliert ist, kann die variable Stromquelle 37 den Knoten Va schneller vom Punkt H1 zum Punkt H2 anheben und ein Tastverhältnis von 50% am Punkt Va aufrechterhalten. Der lange Inverter 41 reagiert auf den Punkt H2 durch Beginnen seiner Abfallsequenz am Knoten Vb. Auf diese Weise reagiert der nicht-invertierende Verstärker 38 auf den Punkt H4, der anzeigt, dass die Hälfte der Periode abgelaufen ist, durch Herabbringen des Ausgangssignals S_CLK und Aufrechterhalten eines Tastverhältnisses von 50%. Der an Strom verarmte Inverter 43 reagiert durch Hochbringen des Knotens Vc zur Vorbereitung auf den nächsten Zyklus.
Mit Bezug auf 15 ist eine vollständigere Schaltungsimplementierung des Ausführungsbeispiels von 13 gezeigt. Wie für einen Fachmann verständlich wäre, sind die in 15 gezeigten spezifischen Teilschaltungsanordnungen ebenso auf das Ausführungsbeispiel von 11 anwendbar. Alle Elemente, die zu denjenigen von 11 und 13 ähnlich sind, sind mit ähnlichen Bezugszeichen versehen und sind vorstehend erläutert. Der Pierce-Kristalloszillator 51 empfängt den Vorspannungsstrom I_OSC vom pmos-Transistor 65. Der Vorspannungsstrom I_OSC wird von einem Steuerstrom I_SRC gespiegelt, der von einer Stromsenke 67 stammt. Die Stromsenke 67 ist leistungs- und temperaturunabhängig und das Größenverhältnis der pmos-Transistoren 69 und 65 stellt die erforderliche Amplitude des Vorspannungsstroms I_OSC her, während auch I_OSC temperatur- und leistungsunabhängig gemacht wird. Der Steuerstrom I_SRC wird auch gespiegelt, um einen Anstiegsstrom I_rmp, einen Pull-up-Strom I_up und einen Pull-down-Strom I_DN zu erzeugen. Der pmos-Transistor 71 nimmt die Stelle des variablen Widerstandes 34 von 13 ein und spiegelt den temperatur- und leistungsunabhängigen Strom I_SRC, um die maximale zulässige Amplitude von I_rmp herzustellen. Ebenso spiegelt der pmos-Transistor 75 I_SRC, um I_UP zu erzeugen. Der pmos-Transistor 76 und der nmos-Transistor 78 spiegeln zusammen den Strom I_SRC von der Stromsenke 69 zum pmos-Transistor 77, der den Pull-down-Strom I_DN erzeugt. Durch Einstellen der Größenverhältnisse der Transistoren 75–78 kann man das Verhältnis von I_UP zu I_DN einstellen und dadurch das Tastverhältnis des Ausgangssignals S_OUT einstellen, wie vorstehend erläutert. Die variable Stromquelle 37 von 13 ist in 15 mittels des pmos-Transistors 73 implementiert. Unter Festhalten an der obigen Erörterung wird, wenn die Spannung an seinem Steuergate gesenkt wird, die Stromamplitude des pmos-Transistors 73 erhöht, und umgekehrt.

Claims

Oszillator mit gesteuertem Tastverhältnis mit: einer ersten Speisespannungsleitung (V_DD) und einer zweiten Speisespannungsleitung; einem Umschaltmittel (31) mit einem dritten Anschluss und einem vierten Anschluss und ferner mit einem zweiten Steuereingang zum Empfangen eines oszillierenden Signals (OSC) mit einem ersten Tastverhältnis, das zwischen einem ersten Logikzustand und einem zweiten Logikzustand oszilliert, wobei der dritte Anschluss mit dem Zwischenausgangsknoten (Va) gekoppelt ist, wobei der vierte Anschluss mit der zweiten Speisespannungsleitung gekoppelt ist, wobei das Umschaltmittel (31) zum Schließen und Koppeln des dritten Anschlusses mit der zweiten Speisespannungsleitung als Reaktion darauf, dass das oszillierende Signal (OSC) auf dem ersten Logikzustand liegt, wirksam ist und zum Öffnen und Isolieren des dritten Anschlusses von der zweiten Speisespannungsleitung als Reaktion darauf, dass das oszillierende Signal auf dem zweiten Logikzustand liegt, wirksam ist; und einem Tastverhältnis-Überwachungsmittel (35); gekennzeichnet durch eine variable Stromquelle (37) mit einem ersten Anschluss, einem zweiten Anschluss und einem ersten Steuereingang, wobei der erste Anschluss mit der ersten Speisespannungsleitung (V_DD) gekoppelt ist, wobei der zweite Anschluss mit einem Zwischenausgangsknoten (Va) gekoppelt ist, wobei das Tastverhältnis-Überwachungsmittel (35) einen Logikinverter (41), einen an Strom verarmten Inverter (43), eine erste Konstantstromquelle (45) mit einem ersten Steuerstrom (I_UP) und eine zweite Konstantstromquelle (47) mit einem zweiten Steuerstrom (I_DN) aufweist, wobei der Logikinverter (41) auf den Zwischenausgangsknoten (Va) reagiert, wobei der Ausgang des Logikinverters mit dem an Strom verarmten Inverter (43) gekoppelt ist, wobei der an Strom verarmte Inverter eine vom ersten Steuerstrom (I_UP) abhängige Pull-up-Rate aufweist und eine vom zweiten Steuerstrom (I_DN) abhängige Pull-down-Rate aufweist, wobei der an Strom verarmte Inverter zum Erzeugen eines Amplitudensteuer-Ausgangssignals wirksam ist; und ein Kopplungsmittel (Vc) zum Koppeln des Amplitudensteuer-Ausgangssignals mit dem ersten Steuereingang der variablen Stromquelle (37), wobei die variable Stromquelle zum Erzeugen einer Stromamplitude, die zum Amplitudensteuer-Ausgangssignal proportional ist, wirksam ist, wobei das Verhältnis des ersten Steuerstroms (I_UP) zum zweiten Steuerstrom (I_DN) zum Festlegen eines vorbestimmten zweiten Tastverhältnisses an dem Zwischenausgangsknoten wirksam ist.
Oszillator nach Anspruch 1, wobei die durch die variable Stromquelle (37) als Reaktion auf das Amplitudensteuer-Ausgangssignal erzeugte Stromamplitude zum Anheben des Zwischenausgangsknotens (Va) auf einen vorbestimmten Spannungswert während einer vorbestimmten Zeitdauer während jedes Zyklus des oszillierenden Signals (OSC) wirksam ist.
Oszillator nach Anspruch 2, wobei die variable Stromquelle (37) eine maximale Stromamplitude aufweist, die ausreicht, um den Zwischenausgangsknoten (Va) auf den vorbestimmten Spannungswert während der vorbestimmten Zeitdauer, während das Umschaltmittel (31) geschlossen ist, anzuheben.
Oszillator nach Anspruch 1, welcher ferner einen variablen Widerstand (34) aufweist, der zwischen den ersten Anschluss der variablen Stromquelle (37) und die erste Speisespannungsleitung (V_DD) gekoppelt ist, wobei der variable Widerstand auf eine leistungs- und temperaturunempfindliche Steuerschaltung reagiert.
Oszillator nach Anspruch 1, welcher ferner einen variablen Widerstand aufweist, der zwischen den Zwischenausgangsknoten (Va) und den dritten Anschluss des Umschaltmittels (31) gekoppelt ist, wobei der variable Widerstand auf das Amplitudensteuer-Ausgangssignal reagiert.
Oszillator nach Anspruch 1, welcher ferner ein zweites Umschaltmittel (44) aufweist, das zwischen den Zwischenausgangsknoten (Va) und den dritten Anschluss des ersten Umschaltmittels (31) gekoppelt ist, wobei das zweite Umschaltmittel auf das Tastverhältnis-Überwachungsmittel (35) reagiert und zum Isolieren des Zwischenausgangsknotens (Va) vom ersten Umschaltmittel (31) als Reaktion darauf, dass das oszillierende Signal (OSC) für eine vorbestimmte Zeitdauer auf dem ersten Logikzustand liegt, wirksam ist.
Oszillator nach Anspruch 6, wobei das zweite Umschaltmittel (44) auf das Amplitudensteuer-Ausgangssignal vom Tastverhältnis-Überwachungsmittel (35) reagiert.
Oszillator nach Anspruch 1, wobei der Zwischenausgangsknoten (Va) mit einem Verstärker gekoppelt ist.
Oszillator nach Anspruch 1, welcher ferner eine nicht-invertierende Verstärkerschaltung (38) aufweist, die auf den Logikinverter (41) reagiert und zum Erzeugen eines Ausgangstaktimpulses mit einem Tastverhältnis, das zum vorbestimmten zweiten Tastverhältnis im Wesentlichen ähnlich ist, wirksam ist.
Oszillator nach Anspruch 1, wobei das Kopplungsmittel (Vc) zum Koppeln des Amplitudensteuer-Ausgangssignals mit dem ersten Steuereingang der variablen Stromquelle (37) ein Tiefpassfilter (49) ist.
Oszillator nach Anspruch 10, wobei das Tiefpassfilter (49) einen Kondensator aufweist, der zwischen den ersten Steuereingang der variablen Stromquelle (37) und die zweite Speisespannungsleitung gekoppelt ist.
Oszillator nach Anspruch 1, welcher ferner eine Kristalloszillatorschaltung (51) zum Erzeugen des oszillierenden Signals (OSC) aufweist, wobei die Kristalloszillatorschaltung einen Kristall (53), einen Widerstand (55), einen ersten Kondensator (57), einen zweiten Kondensator (59), einen Transistor (61) und eine Konstantstromquelle (63) aufweist; wobei der Kristall (53) und der Widerstand (55) zwischen einem ersten Oszillatorknoten und einem zweiten Oszillatorknoten parallel geschaltet sind, wobei der erste Kondensator (57) zwischen den ersten Oszillatorknoten und die zweite Speisespannungsleitung gekoppelt ist, wobei der zweite Kondensator (59) zwischen den zweiten Oszillatorknoten und die zweite Speisespannungsleitung gekoppelt ist; wobei der Transistor (61) eine Sourceelektrode, eine Drainelektrode und ein Steuergate aufweist, wobei die Sourceelektrode mit der zweiten Speisespannungsleitung gekoppelt ist, wobei die Drainelektrode mit dem zweiten Oszillatorknoten gekoppelt ist und das Steuergate mit dem ersten Oszillatorknoten gekoppelt ist, wobei die Konstantstromquelle (63) zwischen die Drainelektrode und die erste Speisespannungsleitung (V_DD) gekoppelt ist.