-
Die
vorliegende Erfindung betrifft eine CMOS-Niederfrequenz-Oszillatorschaltung,
umfassend einen Verstärker
und eine Schnittstelle zum Schalten eines ersten und eines zweiten
Anschlusses eines externen Kristalloszillators in einen Rückkopplungspfad
des Verstärkers.
-
In
Niedrigleistungsanwendungen ist es eine wichtige Anforderung, den
Stromverbrauch so weit wie möglich
zu verringern. Viele digitale Niedrigleistungsanwendungen benötigen einen
Taktgenerator. Mikrocontroller, Uhren, AD-Wandler und Überwachungseinheiten
sind Beispiele für
Module, die eine Zeitreferenz benötigen. Häufig wird ein billiger 32-kHz-Kristall
zur Bereitstellung der benötigten
Frequenzstabilität
verwendet.
-
Um
ein zuverlässiges
Starten des Kristalls sicherzustellen, darf der Strom nicht unter
einen Minimalwert fallen, was im Widerspruch zu der Anforderung
eines niedrigen Leistungsverbrauchs steht. Eine bekannte Vorgehensweise
im Stand der Technik besteht darin, unter Verwendung einer separaten
Startschaltung mit einem hohen Strom zu starten, der hoch genug
zum Anschwingen ist, und dann den Strom zurück auf einen Wert zu regeln,
der gerade noch zur Aufrechterhaltung der Schwingung ausreicht.
In Niederfrequenzoszillatoren wie z. B. 32-kHz-Oszillatoren kann
der für
die Aufrechterhaltung der Schwingung benötigte Strom äußerst niedrig
werden. Dies kann zu einer unbeabsichtigten Aktivierung der Startschaltung
führen,
wenn über
dem Kristall ein zu niedriger Spannungshub detektiert wird. Der
durch die Aktivierung der Startschaltung auftretende Stromsprung
beeinflusst die Oszillationsspannung und führt höchstwahrscheinlich zu Taktfehlern.
Das Problem einer unbeabsichtigten Aktivierung der Startschaltung
kann ebenfalls auftreten, wenn die externe Spannung über den
Kristall z. B. durch Logiksignale oder andere Störfrequenzsignale moduliert wird.
-
Zur
Verwendung in digitalen Anwendungen muss das von dem Kristalloszillator
bereitgestellte analoge Signal in ein digitales Taktsignal umgewandelt
werden. Schnelle Komparatoren und Querströme in Logikgattern oder Invertern,
die für
diese Umwandlung verwendet werden, tragen leicht mehr zu dem Gesamtstromverbrauch
bei als der Oszillator selbst.
-
Es
gibt einen Bedarf für
eine CMOS-Niederfrequenz-Oszillatorschaltung, die den Gesamtstromverbrauch
verringert.
-
Die
Erfindung betrifft einerseits eine CMOS-Niederfrequenz-Oszillatorschaltung,
die eine geregelte Stromquelle, die den Verstärker gesteuert durch den Spannungshub über den
externen Kristalloszillator mit einem geregelten Strom versorgt,
und eine Konstantstromquelle umfasst, die den Kristalloszillator
unabhängig
von dem Spannungshub über den
externen Kristalloszillator mit einem konstanten Mindeststrom versorgt.
Der durch die Konstantstromquelle bereitgestellte konstante Mindeststrom
reicht gerade für
die Aufrechterhaltung der Schwingung aus. In der Anlaufphase stellt
die geregelte Stromquelle eine größere Strommenge bereit, so
dass ein zuverlässiges
Starten sichergestellt wird. In der erfindungsgemäßen Konfiguration
wird keine dedizierte Startschaltung benötigt. Sämtliche Probleme durch unbeabsichtigt
aktivierte Startschaltungen werden vermieden, da immer ein Mindeststrom
bereitgestellt wird, der Stromwert wird in einem Stromfenster mit einer
unteren und einer oberen Grenze gehalten. Da die Konstantstromquelle
so ausgeführt
ist, dass sie lediglich den zur Aufrechterhaltung der Schwingung benötigten Strom
bereitstellt, wird der Leistungsverbrauch so gering wie möglich gehalten.
-
In
einer bevorzugten Ausführungsform
ist der Verstärker
ein MOS-Transistor, und der erste sowie der zweite Anschluss des
externen Kristalloszillators sind mit einem Drain bzw. einem Gate
des MOS-Transistors gekoppelt. Vorzugsweise ist das Gate des MOS-Transistors
mit dem externen Kristalloszillator wechselstromgekoppelt. Die Wechselstromkopplung
verringert durch Leckstrom verursachte negative Einflüsse.
-
In
einer bevorzugten Ausführungsform
umfasst die Oszillatorschaltung einen ersten Lastkondensator, der
zwischen den ersten Anschluss des externen Kristalloszillators und
Masse geschaltet ist, und einen zweiten Lastkondensator, der zwischen den
zweiten Anschluss des externen Kristalloszillators und Masse geschaltet
ist, wobei der erste und der zweite Lastkondensator chipintegrierte
Kondensatoren sind. Es werden keine externen Kondensatoren benötigt.
-
Vorzugsweise
sind die Kapazitäten
des ersten und des zweiten Lastkondensators programmierbar, so dass
die Oszillatorschaltung an verschiedene Frequenzen, die von dem
externen Kristalloszillator abhängen,
angepasst werden kann.
-
Vorzugsweise
ist ein Regeleingang der geregelten Stromquelle mit beiden Anschlüssen des
externen Kristalloszillators wechselstromgekoppelt. Die Kopplung
der geregelten Stromquelle mit beiden Anschlüssen verringert die Welligkeit
in der Regelschleife, und der Spannungshub an einem Komparator,
der Teil der geregelten Stromquelle ist, wird auf Grund der 180-Grad-Phasenverschiebung
der Signale von beiden Anschlüssen
verdoppelt.
-
Die
Konstantstromquelle kann einen äußerst einfachen
Aufbau haben, z. B. ein mit einer Versorgungsspannung verbundener
Transistor.
-
Die
Erfindung stellt andererseits eine CMOS-Niederfrequenz-Oszillatorschaltung
bereit, die eine Ausgangsstufe zur Umwandlung eines an dem ersten
und dem zweiten Anschluss des externen Kristalloszillators bereitgestellten
analogen Oszillatorsignals in ein digitales Taktsignal umfasst;
wobei die Ausgangsstufe einen differenziellen Eingang und einen
Eintaktausgang aufweist und einen Komparator enthält, dessen
differenzieller Eingang mit den beiden Anschlüssen des externen Kristalls
verbunden ist, wobei der Komparator einen Eintaktausgang aufweist.
Die Oszillatorschaltung umfasst ferner zwei parallele Zweige von
in Reihe geschalteten Invertern, wobei jeder Zweig einen Eingang
aufweist, der mit dem Ausgang des Komparators verbunden ist; einen dynamischen
Inverter mit zwei Eingängen,
die jeweils mit einem unterschiedlichen Ausgang der beiden parallelen
Schaltungszweige verbunden sind, und eine Mehrzahl von in Reihe
geschalteten Ausgangsinvertern.
-
Die
Kopplung des differenziellen Eingangs des Komparators mit den beiden
Anschlüssen
des externen Kristalls bedeutet, dass sich der Spannungshub an dem
Komparator auf Grund der 180-Grad-Phasenverschiebung der beiden
Signale verdoppelt. In einer bevorzugten Ausführungsform werden der Komparator
und die Inverter in den beiden parallelen Schaltungszweigen mit
einem konstanten Strom betrieben, und die beiden Ausgänge der
beiden Zweige geben zwei Taktsignale mit sich nicht überlappenden
Flanken aus, die dem dynamischen Inverter zugeführt werden. Somit werden Querströme vermieden.
-
Die
beiden parallelen Zweige der in Reihe geschalteten Inverter, die
mit einem dynamischen Inverter mit komplementären Eingängen verbunden sind, führen außerdem zu äußerst schnellen
Anstiegs- und Abfallzeiten an dem Eingang der in Reihe geschalteten
Ausgangsinverter, was den Stromverbrauch niedrig hält.
-
In
der bevorzugten Ausführungsform
umfasst die Oszillatorschaltung sowohl:
die Konstantstromquelle,
die einen konstanten Mindeststrom bereitstellt, als auch die Ausgangsstufe
mit einem differenziellen Eingang und einem Eintaktausgang, wodurch
die leistungsverringernden Effekte der verschiedenen Ausführungsformen
vereint werden, was zu einer Oszillatorschaltung mit einem äußerst niedrigen
Leistungsverbrauch führt.
-
Weitere
Vorteile der Erfindung werden aus der folgenden Beschreibung einer
bevorzugten Ausführungsform
unter Bezugnahme auf die beigefügten Figuren
ersichtlich. Es zeigen:
-
1 ein
schematisches Schaltbild der erfindungsgemäßen Oszillatorschaltung; und
-
2 auf
vereinfachte Weise die Taktsignale, die von dem Komparator 40 und
von den Invertern 42a, b, c und 44a, b, c ausgegeben
werden.
-
Die
in 1 gezeigte CMOS-Niederfrequenz-Oszillatorschaltung
umfasst einen Verstärker in
der Form eines MOS-Transistors 10. Der Arbeitspunkt des
Transistors 10 wird durch einen Widerstand 12,
der eine hohe Impedanz aufweist, eingestellt. In einem Rückkopplungspfad
des Verstärkers, d.
h. zwischen den Drain und das Gate des MOS-Transistors 10,
ist ein externer Kristalloszillator 14 mit seinem ersten
und seinem zweiten Anschluss mit einer Schnittstelle der Oszillatorschaltung
verbunden. In der bevorzugten Ausführungsform weist der Kristalloszillator
eine Frequenz von 32,788 kHz auf. Eine gestrichelte Linie 16 zeigt
die Grenze des Teils der CMOS-Oszillatorschaltung, der vorzugsweise
auf einem Chip integriert ist. Zwei Lastkondensatoren 18 und 20 werden
auf dem Chip bereitgestellt. Ihre Kapazitäten sind vorzugsweise programmierbar und
können
somit leicht an eine andere Frequenz des Kristalloszillators angepasst
werden. Das Gate des MOS-Transistors 10 ist durch einen
Kondensator 22 mit dem zweiten Anschluss des Kristalloszillators wechselstromgekoppelt.
Eine geregelte Stromquelle 24 umfasst einen Stromspiegeltransistor 26,
der für den MOS-Transistor 10 einen
von der geregelten Stromquelle bereitgestellten Strom spiegelt.
Die geregelte Stromquelle weist einen bekannten Aufbau auf und wird
nicht im Detail erläutert.
Ein Regeleingang der geregelten Stromquelle 24 ist über die
Kondensatoren 28 und 30 mit den beiden Anschlüssen des
externen Kristalloszillators 14 wechselstomgekoppelt. Die
erfindungsgemäße Oszillatorschaltung umfasst
ferner eine Konstantstromquelle 32. Die Konstantstromquelle 32 ist
unabhängig
von der geregelten Stromquelle 24 und kann durch einen
mit einer Versorgungsspannung (nicht gezeigt) verbundenen Transistor
gebildet werden.
-
Im
Betrieb wird der Spannungshub über
den externen Kristalloszillator 14 detektiert und über die Kondensatoren 28 und 30 sowie
die Transistoren 34 und 36 der geregelten Stromquelle
als Regeleingangssignal zugeführt.
Abhängig
von dem detektierten Spannungshub gibt die geregelte Stromquelle über den
Stromspiegeltransistor 26 einen Strom an den Verstärker 10 aus.
Die Konstantstromquelle 32, die durch einen einfachen,
mit einer Versorgungsspannung verbundenen Transistor implementiert sein
kann, führt
dem Verstärker 10 über die
geregelte Stromquelle unabhängig
von dem detektierten Spannungshub einen konstanten Strom zu. Die
Konstantstromquelle 32 ist so dimensioniert, dass sie den
zur Aufrechterhaltung einer zuverlässigen Schwingung des Kristalloszillators 14 benötigten Mindeststrom bereitstellt.
Somit wird der Leistungsverbrauch minimiert.
-
In
der bevorzugten Ausführungsform
umfasst die erfindungsgemäße Oszillatorschaltung
ferner eine Ausgangsstufe 34, die das analoge Oszillatorsignal
in ein digitales Taktsignal umwandelt. Die Ausgangsstufe 34 umfasst
einen differenziellen Eingang 36 und einen Eintaktausgang 38 sowie
einen Komparator 40, zwei parallele Zweige 42 und 44 mit in
Reihe geschalteten Invertern 42a, 42b und 42c in dem
ersten Zweig bzw. 44a, 44b und 44c in
dem zweiten Zweig 44 sowie einen dynamischen Inverter 46 und
drei in Reihe geschaltete Inverter 48, 50 und 52.
Der differenzielle Eingang des Komparators 40 ist mit den
beiden Anschlüssen
des externen Kristalls 14 verbunden und empfängt somit
zwei Oszillatorsignale mit einer Phasenverschiebung von 180 Grad.
Somit wird der Spannungshub an dem Komparator 40 im Vergleich
zu dem einfachen Spannungshub verdoppelt. Der Komparator weist einen
Eintaktausgang auf, der mit den beiden parallelen Zweigen 42 und 44 verbunden ist.
Die Inverter 42a, 42b, 42c sowie 44a, 44b und 44c werden
mit einem konstanten Strom betrieben.
-
Der
Betrieb der Ausgangsstufe 34 wird unter Bezugnahme auf 2 erläutert. 2a) zeigt auf vereinfachte Weise ein von dem Komparator 40 ausgegebenes
Taktsignal 54, 2b) zeigt
die Taktsignale in dem Zweig 44, während 2c) die
Taktsignale in dem Zweig 42 zeigt.
-
Wie
in 2a) ersichtlich ist, wird die kleine Amplitude
des dem Komparator 40 zugeführten analogen Taktsignals
verstärkt
und in ein Binärsignal
mit einem Spannungspegel umgewandelt, der zwischen etwa einer Versorgungsspannung
und Masse wechselt.
-
2b) zeigt auf vereinfachte Weise die Taktsignale
in dem Zweig 44, wobei eine gestrichelte Linie 56 das
von dem Inverter 44a ausgegebene Taktsignal zeigt, Linie 58 das
von dem Inverter 44b ausgegebene Taktsignal zeigt, und
Linie 60 das von dem Inverter 44c ausgegebene
Taktsignal zeigt. Da die Inverter mit einem konstanten Strom betriebene MOS-Inverter
sind, ist die Signalflanke steil, wenn der Transistor von seinem
gesperrten Zustand (OFF) in seinen durchgeschalteten Zustand (ON)
umschaltet, und die Flankensteilheit ist geringer, wenn der Transistor
von seinem durchgeschalteten Zustand (ON) in seinen gesperrten Zustand
(OFF) umschaltet.
-
Der
Inverter 44a ist ein mit einem konstanten Strom getriebener
NMOS-Inverter, der
durchgeschaltet (ON) ist, wenn das dem Inverter 44a zugeführte Taktsignal 54 auf
einem hohen Pegel ist. Wenn das Taktsignal 54 auf eine
logische 0, d. h. auf Masse, wechselt, wird der NMOS-Inverter 44a mit
einer niedrigen Flankensteilheit gesperrt (OFF), wie Flanke 56a zeigt.
Wenn das Taktsignal 54 auf eine logische 1, d. h. auf eine
Versorgungsspannung, wechselt, wird der NMOS-Inverter 44a mit
einer steilen Flanke durchgeschaltet, wie Flanke 56b zeigt.
-
Das
Taktsignal 56 wird dem Inverter 44b zugeführt, bei
dem es sich um einen mit einem konstanten Strom betriebenen PMOS-Inverter
handelt, der sperrt (OFF), wenn das Taktsignal 56 einen
hohen Pegel aufweist. Wenn das Taktsignal 56 auf einen niedrigen
Pegel wechselt, wird der Inverter 44b durchgeschaltet (ON),
was zu einer steilen Flanke 58b führt, die in 2b) mit der Flanke 56b zusammenfällt. Wenn
das Taktsignal 56 auf einen hohen Pegel wechselt, wird
der Inverter 44b mit einer niedrigen Flankensteilheit bei
Flanke 58a gesperrt (OFF). Der Schaltpunkt wird in der
Mitte der Flanke 56a liegend angenommen. Deshalb ist die
Flanke 58a im Vergleich zu der entsprechenden Flanke in
Signal 54 leicht verschoben.
-
Das
Taktsignal 58 wird dem Inverter 44c zugeführt, bei
dem es sich um einen mit einem konstanten Strom betriebenen PMOS-Inverter
handelt, der durchgeschaltet ist (ON), wenn das Taktsignal 58 einen
niedrigen Pegel aufweist. Wenn das Taktsignal 58 auf hoch
wechselt, wird der Inverter 44c gesperrt (OFF), wie durch
Flanke 60b gezeigt ist, die eine verringerte Flankensteilheit
aufweist. Der PMOS-Inverter 44c sperrt (OFF), wenn das
Taktsignal 58 einen hohen Pegel aufweist. Wenn das Taktsignal 58 auf niedrig
wechselt, wechselt das Ausgangssignal 60 des Inverters 44c abrupt
mit einer steilen Flanke 60a auf hoch, da der PMOS-Inverter 44c durchgeschaltet (ON)
wird. Wiederum wird angenommen, dass der Schaltpunkt in der Mitte
der Flanke 58a liegt, wodurch die Flanke 60a verschoben
wird.
-
2c) zeigt ähnlich
auf vereinfachte Weise die Taktsignale in dem Zweig 42,
wobei eine Linie 62 das von dem Inverter 42a ausgegebene
Taktsignal zeigt, eine gestrichelte Linie 64 das von dem
Inverter 42b ausgegebene Taktsignal zeigt, und eine Linie 66 das
von dem Inverter 42c ausgegebene Taktsignal zeigt. Wie
bereits für
den Zweig 44 erläutert,
handelt es sich bei den Invertern um mit einem konstanten Strom
betriebene MOS-Inverter, die Signalflanke ist steil, wenn der Transistor
von seinem gesperrten Zustand (OFF) in seinen durchgeschalteten
Zustand (ON) umschaltet, und die Flankensteilheit ist niedriger,
wenn der Transistor von seinem durchgeschalteten Zustand (ON) in
seinen gesperrten Zustand (OFF) umschaltet.
-
Der
Inverter 42a ist ein mit einem konstanten Strom betriebener
PMOS-Inverter, der
durchgeschaltet ist (ON), wenn das dem Inverter 42a zugeführte Taktsignal 54 auf
Massepegel ist. Wenn das Taktsignal 54 auf eine logische
1, d. h. auf die Versorgungsspannung, wechselt, wird der PMOS-Inverter 42a mit einer
Flanke 62a mit einer niedrigeren Flankensteilheit gesperrt
(OFF). Wenn das Taktsignal 54 auf eine logische 0, d. h.
auf Masse, wechselt, wird der PMOS-Inverter 42a mit einer steilen
Flanke 62b durchgeschaltet (ON).
-
Das
Taktsignal 62 wird dem Inverter 42b zugeführt, bei
dem es sich um einen mit einem konstanten Strom betriebenen NMOS-Inverter
handelt, der durchgeschaltet ist (ON), wenn das Taktsignal 62 einen
hohen Pegel aufweist. Wenn das Taktsignal 62 auf einen
niedrigen Pegel wechselt, wird der Inverter 42b gesperrt
(OFF), was zu einer Flanke 64a mit einer niedrigeren Flankensteilheit
führt,
die Flanke 64a ist verschoben, da die Flanke 62a ebenfalls
eine niedrigere Flankensteilheit aufweist und der Schaltpunkt in
der Mitte der Flanke 62a liegen soll. Wenn das Taktsignal 62 auf
einen hohen Pegel wechselt, wird der Inverter 42b mit einer
steilen Flanke 64b durchgeschaltet (ON), die in 2c) mit der Flanke 62b zusammenfällt.
-
Das
Taktsignal 64 wird dem Inverter 42c zugeführt, bei
dem es sich um einen mit einem konstanten Strom betriebenen NMOS-Inverter
handelt, der gesperrt ist (OFF), wenn das Taktsignal 64 einen niedrigen
Pegel aufweist. Wenn das Taktsignal 64 hoch wird, wird
der Inverter 42c durchgeschaltet (ON), wie durch eine steile
Flanke 66a gezeigt ist. Der NMOS-Inverter 42c ist
durchgeschaltet (ON), wenn das Taktsignal 64 einen hohen
Pegel aufweist. Wenn das Taktsignal 64 niedrig wird, wird
das Ausgangssignal 66 des Inverters 42c mit einer
niedrigeren Flankensteilheit, wie durch die Flanke 66b gezeigt,
hoch, da der PMOS-Inverter 42c gesperrt wird (OFF).
-
Die
beiden Zweige 42 und 44 werden durch dasselbe,
von dem Komparator 40 ausgegebene Signal symmetrisch angesteuert.
Von den parallelen Invertern 42a und 44a, 42b und 44b,
sowie 42c und 44c ist immer lediglich einer von
den Paaren gleichzeitig durchgeschaltet (ON), so dass es keine Querströme in den
MOS-Invertern 42a, 42b, 42c, 44a, 44b und 44c gibt,
da lediglich ein Transistor zu einer beliebigen Zeit einen Stromfluss
aufweist. Wie oben erläutert,
werden mit den drei in Reihe geschalteten Invertern die Signalflanken
gegenseitig zwischen den beiden parallelen Zweigen verschoben, ohne
viel Strom zu benötigen.
-
Die
Ausgänge
der beiden parallelen Schaltungszweige 42 und 44 sind
mit Eingängen
des dynamischen Inverters 46 verbunden. Die Linien 68 in 2 zeigen
die Schaltpunkte des Taktsignals 60 an, das einem NMOS-Transistor 72 des
dynamischen Inverters 46 zugeführt wird, und die Linien 70 zeigen die
Schaltpunkte des Taktsignals 66 an, das einem PMOS-Transistor 74 des dynamischen
Inverters 46 zugeführt
wird. Wie leicht ersichtlich ist, überlappen sich die Flanken
und insbesondere die Schaltpunkte nicht. Der NMOS-Transistor 72 ist
gesperrt (OFF), wenn das Taktsignal 60 niedrig ist, wie
durch die Pfeile 76 angegeben, und der PMOS-Transistor 74 ist
gesperrt (OFF), wenn das Taktsignal 66 hoch ist, wie durch
die Pfeile 78 angegeben. Auf Grund der verschobenen Flanken
gibt es ein Zeitintervall, in dem beide Transistoren 72 und 74 gesperrt
sind (OFF), aber sie sind niemals zur selben Zeit durchgeschaltet (ON),
so dass es keine Querströme
gibt. Der Eintaktausgang des dynamischen Inverters 46 ist
mit den in Reihe geschalteten Invertern 48, 50 und 52 verbunden.
Diese Ausgangsinverter verringern die Ausgangsimpedanz auf die gewünschte Leitungsansteuerungsfähigkeit
(„line
driving capability").
Die erfindungsgemäße Ausgangsstufe
verringert Querströme und
führt zu
schnellen Anstiegs- und Abfallzeiten, wodurch der Leistungsverbrauch
niedrig gehalten wird.
-
Die
erfindungsgemäße Oszillatorschaltung hat
einen niedrigen Leistungsverbrauch bei zuverlässiger Schwingung.