ITTO990532A1

ITTO990532A1 - Pompa di corrente per circuiti ad aggancio in fase integrati.

Info

Publication number: ITTO990532A1
Application number: IT1999TO000532A
Authority: IT
Inventors: Marco Burzio; Emanuele Balistreri
Original assignee: Cselt Ct Studi E Lab T
Priority date: 1999-06-22
Filing date: 1999-06-22
Publication date: 2000-12-22
Also published as: EP1063775A1; IT1308744B1; JP3258313B2; CA2312349A1; CA2312349C; DE60006453D1; EP1063775B1; DE60006453T2; JP2001044828A; US6292039B1

Description

Descrizione dell'invenzione avente per titolo:

"Pompa di corrente per circuiti ad aggancio di fase integrati"

La presente invenzione si riferisce ai circuiti integrati analogici in tecnologia CMOS, e più in particolare riguarda una pompa di corrente da utilizzare in un circuito ad aggancio di fase '(PLL) realizzato sotto forma integrata in tale tecnologia.

La pompa di corrente (nota anche come pompa di carica) è un circuito utilizzato per rendere nullo il segnale di errore del PLL in condizioni di regime. Tipicamente, la pompa è collegata tra il comparatore di fase (0 comparatore di fase e frequenza) e il filtro di anello del PLL e consiste essenzialmente in un generatore di corrente che riceve dal comparatore gli impulsi di incremento e decremento e provoca una variazione della carica del condensatore del filtro proporzionale all’eventuale differenza di durata tra tali impulsi. Maggiori dettagli su circuiti ad aggancio di fase comprendenti tale pompa si possono trovare nei documenti "Low-Jitter Process Independent DLL and PLL Based on Self-Biased Techniques", di J. G. Maneatis, IEEE Journal of Solici State Circuits, Voi: 31, N. 11, Novembre 1996, pagg. 1723 e segg., e "Fully Integrateti CMOS Phase-Locked Loop with 15 to 240 MHz Locking Range and ± 50 ps Jitter”, di I. Novof e altri, ISCCC Digest Technical Papers, pagg.

112 e segg., Febbraio 1995. Entrambi i documenti descrivono anche strutture di controllo differenziali per l'oscillatore de! PLL.

In generale, si desidera che la pompa in corrente entri in azione anche per piccoli errori di fase} all'ingresso del circuito, e quindi un requisito importante è la sua sensibilità. Ora, piccoli errori di fase corrispondono a differenze di durata molto brevi tra i due impulsi forniti alla pompa e quindi in una durata molto breve del segnale di controllo per il filtro di anello. Nel realizzare la pompa sotto forma di circuito integrato, a causa delle caratteristiche inevitabilmente non ideali dei componenti del circuito, si è riscontrato che la correzione introdotta in caso di impulsi molto brevi non è predicibile e quindi risulta difficilmente controllabile. Inoltre, nel caso in cui l'oscillatore del PLL sia controllato in modo differenziale - soluzione comunemente adottata per ridurre i disturbi - gli effetti dovuti a ciascuno dei segnali di controllo si sommano, aumentando l'indeterminazione della correzione.

Un ulteriore problema è legato al fatto che il filtro comprende un condensatore che, per ragioni tecnologiche legate ai processi di integrazione, ha capacità relativamente piccole! Ne consegue che la resistenza, che in linea di principio è presente nel filtro, de\je essere relativamente elevata per ragioni di stabilità, e ciò può provocare un malfunzionamento del sistema che si aggiunge all'indeterminazione introdotta dalla durata |troppo breve dei segnali di controllo del filtro.

Quest'ultimo problema è stato risolto realizzando filtri senza resistenza e fornendo aH'oscilIatore|del circuito un segnale di controllo aggiuntivo, generato p. es. da una pompa supplementare, come descritto nei due documenti citati sopra e in particolare nel documento di Novof e altri. Tuttavia, anche questo segnale di controllo sarebbe un segnale impulsivo di breve durata, che perturba il funzionamento dell'oscillatore.

Secondo la presente invenzione si fornisce invece una pompa di carica in cui si elimina la necessità di fornire al filtro di anello e all’oscillatore impulsi molto brevi.

La pompa secondo l'invenzione, destinata alla generazione di un segnale in corrente per il controllo almeno del filtro di anello in un circuito ad aggancio di fase del tipo in cui un rivelatore di fase fornisce periodicamente a tale pompa un primo e un secondo impulso i cui istanti di emissione dipendono dalla relazione di fase tra i segnali di ingresso del circuito e che sono destinati a comandare, attraverso il filtro di anello, rispettivamente l'incremento o il decremento del valore della grandezza di uscita del circuito stesso, è caratterizzata dal fatto che comprende:

- una rete logica per riconoscere la presenza contemporanea di detti primo e secondo impulso le generare un terzo impulso rappresentativo di tale presenza contemporanea,

- un elemento di ritardo che riceve detto terzo impulso e lo riemette dopo un intervallo di tempojprestabilito di durata superiore alla durata minima di detto primo e secondo impulsoje inferiore al periodo di ripetizione degli stessi impulsi,

- un primo e un secondo circuito integratore che sono avviati rispettivamente dal primo e secondo impulso, sono disattivati da detto terzo impulso e generano segnali la cui ampiezza è legata all'istante di emissione di detto primo e secondo impulso e la cui durata dipende da detto istante di emissione e dalla durata di detto intervallo di tempo prestabilito,

- mezzi di sottrazione, collegati all'uscita del primo e secondo circuito integratore e atti a generare almeno un primo segnale in corrente rappresentativo, come valore e segno, di un'eventuale differenza di ampiezza tra i segnali di uscita di detti due circuiti integratori.

E' anche oggetto dell'invenzione un procedimento per la generazione di segnali in corrente per il controllo di un filtro di anello utilizzando la pompa secondo l'invenzione, caratterizzato dal fatto che comprende le operazioni dì:

- riconoscere la presenza contemporanea di detti primo e secondo impulso e generare un terzo impulso rappresentativo di tale presenza contemporanea, - ritardare detto terzo impulso di un tempo prestabilito, superiore alla durata minima del primo e del secondo impulso e inferiore al periodo degli stessi,

- convertire detti primo e secondo impulso in un rispettivo primo e secondo segnale in tensione, la cui ampiezza è legato all'istante di emissione di detti primo e secondo impulso e la cui durata dipende dalla durata di detti primo e secondo impulso e da detto tempo prestabilito,

- ricavare da detti primo e secondo segnale di tensione almeno un primo segnale in corrente rappresentativo della loro differenza, per il controllo di detto filtro di anello. A maggior chiarimento si fa riferimento ai disegni allegati, in cui:

- la fig. 1 è lo schèma di principio di un circuito ad aggancio di fase con struttura differenziale,

- la fig. 2 è un diagramma dei segnali di ingresso/uscita di una pompa convenzionale,

- la fig. 3 è lo schema a blocchi della pompa di corrente secondo l'invenzione, - la fig. 4 è uno schema circuitale di un elemento della pompa di corrente secondo l'invenzione,

- la fig. 5 è un diagramma che illustra il funzionamento dell'invenzione,

- la fig. 6 è uno schema circuitale di un altro elemento della pompa di corrente secondo l'invenzione.

Con riferimento^ alla fig. 1 , un circuito ad aggancio di fase a struttura differenziale comprende sostanzialmente:

- un comparatore di fase (o di fase e frequenza) 1 , che riceve a un primo ingresso 10 il segnale di riferimento rispetto a cui si deve effettuare l'aggancio e a un secondo ingresso 11 il segnale da controllare e genera su uscite 12, 13 una coppia di impulsi in tensione (chiamati nel seguito anche impulsi U, D) la cui differenza di durata, mediata sul periodo, esprime lo sfasamento tra i segnali di ingresso,

- una pompa di corrente o di carica 2, che genera su uscite 2a, 2b una coppia di segnali in corrente complementari, il cui valore medio è legato alla differenza di durata tra i due impulsi U, D,

- una coppia di filtri di anello 3a, 3b, associati ognuno a una delle uscite 2a, 2b della pompa 2, che ricevono il segnale presente sull'uscita corrispondente; i filtri sono qui considerati come costituiti solo da condensatori, le funzioni della resistenza essendo simulate da un opportuno collegamento tra la pompa e l'oscillatore;

- l'oscillatore 4, pilotato sia dai segnali di uscita dei filtri di anello 3a, 3b sia da una coppia di ulteriori segnali complementari fomiti su fili 2c, 2d dalla pompa di corrente per tener conto della mancanza della resistenza nei filtri 3a, 3b, e destinato a generare il segnale di uscita del circuito,

- un primo divisore di frequenza 6 che agisce sul segnale di uscita dell’oscillatore 5 e la cui uscita è portata al secondo ingresso del comparatore 1.

Nella fig, 2 sono rappresentati i segnali di ingresso e uscita di una pompa convenzionale, con riferimento a un solo filtro 3a, 3b. Si suppone che il segnale sul filo 11 sia in ritardo rispetto a quello sul filo 10, cosicché l'impulso U sul filo 12 precede l'impulso sul filo 13 di un tempo a uguale allo sfasamento; gli impulsi U e D rimangono poi presenti! simultaneamente per un tempo Δ. In applicazioni tipiche del PLL, quali sintetizzatori idi frequenza o circuiti per il recupero di segnali di orologio, la pompa di corrente 2 deve funzionare correttamente con valori di a inferiori a 10 ps e i valori di Δ possono essere dell'ordine di qualche centinaio di picosecondi (p. es, 400 ps). E' evidente quindi il carattere impulsivo del segnale presente sulle uscite della pompa 2.

Nella fig. 3 si è rappresentato uno schema funzionale della pompa in corrente. Gli impulsi U, D presenti sulle uscite 12, 13 del comparatore 1 sono fomiti rispettivamente a un primo ingresso (ingresso di carica) di un coppia di circuiti integratori 21, 22 e ai due ingressi di una porta AND 23 la cui uscita è collegata a un elemento di ritardo 24 (p. es. una coppia di invertitori) atto a introdurre sul segnale fornito dalla porta AND un ritardo 3⁄4 che deve essere superiore al periodo di presenza contemporanea dei idue impulsi U, D, e quindi alla durata del più breve tra i due impulsi, tenuto conto che questi terminano in uno stesso istante. Questa durata è la "durata minima" menzionata nella presentazione· dell'invenzione e nelle rivendicazioni.

L’uscita 25 del 'elemento di ritardo 24 è collegata a sua volta a un secondo ingresso (ingresso di scarica) dei due integratori 21, 22. Le uscite 26, 27 degli integratori sono portate rispettivamente ai due ingressi di un amplificatore differenziale 28, associato a mezzi per la generazione di una coppia di segnali di uscita in corrente complementari fra loro (considerando ancora il caso di un'uscita differenziale), ognuno proporzionale allo sfasamento. Questi mezzi sono schematizzati per semplicità di disegno dal simbolo del generatore di corrente all'interno dell’amplificatore stesso. I segnali di uscita dell'amplificatore 28 sono fomiti a loro volta a rispettivj sistemi a specchio di corrente 29a, 29b atti a fornire in uscita due segnali in corrente diversi, che costituiscono rispettivamente i segnali di controllo per i filtri 3a, 3b e i segnali di controllo aggiuntivi per l'oscillatore.

Per semplicità di disegno non si sono rappresentati i mezzi per regolare la tensione di modo comune della parte a struttura differenziale. Questi mezzi sono previsti in tutti i circuiti con tale struttura e non presentano carattere innovativo, cosicché una loro descrizione non è necessaria. Un esempio di realizzazione degli stessi è comunque descritto nell'articolo di I. Novof e altri sopra citato.

Come si vede in fig. 4, i circuiti 21, 22, realizzati in tecnologia CMOS, comprendono:

- un primo transistor T1, di tipo n, che costituisce un generatore di corrente e che ha l'elettrodo di source collegato a massa

- un secondo transistor T2, di tipo p, che costituisce da condensatore con un'armatura collegata alla tensione Vdd,

- un terzo e un quarto transistor T3, T4 con funzione di interruttore, il primo dei quali è portato in conduzione dai segnale U (o rispettivamente D) presente sul filo 12 (o rispettivamente 13) e il secondo è portato in conduzione dal segnale di scarica presente sul filo 25.

La fig. 5 mostra l'andamento dei segnali generati dai circuiti 21, 22 nelle stesse condizioni di sfasamento considerate per la fig. 2. I segnali sulle righe da 10 a 13 sono quindi gli stessi della fig. 2. Le righe 25 e 26-27 riportano invece il comportamento delle] tensioni sui fili omonimi. I due segnali sui fili 26, 27 sono mostrati sovrapposti ] per meglio comprendere il funzionamento dell'invenzione. All'arrivo del segnale, U viene attivato il circuito 21: il transistor T3 conduce e il condensatore T2 comincia a caricarsi attraverso il generatore di corrente T1. La tensione presente sul filo 26 decresce linearmente, fino a raggiungere un valore minimo Vu al termine della durata dell'impulso U. Con il ritardo a, la stessa situazione si verifica per il circuito 22, il cui condensatore T2 si carica cosicché la tensione sul filo 27 si porta a un valore VD. Al termine dell'intervallo Δ, gli interruttori T3 dei due circuiti si aprono e, poiché i transistor T4 sono interdetti, le tensioni Vu, V0 rimangono invariate fino al termine dell'intervallo to quando arriva il segnale generato dall'elemento di ritardo 24. Per tutto questo tempo l'amplificatore differenziale 28 genera un segnale in corrente proporzionale a Vu-VD (o una coppia di segnali complementari ognuno proporzionale a Vu-VD' in caso di uscita differenziale) e quindi allo sfasamento, utilizzato per comandare il filtro. Allo scadere dell'intervallo to, il segnale sul filo 25 porta in conduzione i transistor T4 e quindi i condensatori T2 si scaricano ritomando alla tensione iniziale Vdd.

Chiaramente, quanto detto si applica mutatis mutandis al caso in cui l'impulso D precede l'impulso U.

I circuiti 21, 22 costituiscono in pratica dei convertitori tempo-tensione: la differenza tra gli istanti di generazione dei segnali U e D viene in effetti trasformata in una differenza di tensione |Vu - VD| che permane per un tempo che può esser lungo a piacere (ovviamente aurché si mantenga inferiore al periodo dei segnali sui fili 10 e 11) ed è dato dalla somma della durata massima degli impulsi U, D e del tempo to. La risposta rapida e richiesta solo a livello dei circuiti 21, 22, che comunque possono essere realizzati con componenti T1 - T4 intesi ad esaltare le prestazioni in termini di velocità, dovendo generare dei segnali di controllo utilizzati solo localmente e ai quali quindi non è richiesta una grande robustezza.

La fig. 6 mostra la realizzazione circuitale dell'anriplificatore differenziale 28 (comprendente i transistor T5 - T9) e dei sistemi a specchio di corrente 29a, 29b (comprendenti i transistor T10 - T19 e rispettivamente T20 - T29) che sono costituiti ognuno da una coppia} di specchi ognuno con uno stadio di disaccoppiamento. I due specchi di ciascuna coppia sono destinati a generare i segnali in corrente sulle uscite 2a, 2c e rispettivamente 2b, 2d.

In particolare, per la generazione del segnale sul filo 2a, la tensione di uscita del transistor T8 dell'amplificatore è applicata al gate del transistor T10 dello specchio, la cui corrente di drain è poi trasformata nella corrente di uscita attraverso lo stadio di disaccoppiamento T11 - T13 e ii transistor T14. Analogamente, per la generazione della corrente sul filo 2c, la tensione di uscita del transistor T8 dell'amplificatore è applicata al gate del transistor T15 dello specchio, la cui corrente di drain è poi trasformata nella corrente di uscita attraverso lo stadio di disaccoppiamento T16 -T18 e il transistor TI 9. Lo stesso schema è ripetuto per la generazione della corrente sui fili 2b, 2d a partire dalla tensione del transistor T9.

Va notato che | in linea teorica la corrente di uscita potrebbe essere prelevata direttamente dai transistor T10, T15 o rispettivamente T20, T25 (che quindi costituiscono i generatori di corrente indicati all'interno del blocco 28 in fig. 2). Tuttavia questi transistor devono avere caratteristiche sostanzialmente simili a quelle dei transistor T8, T9, che sono piccoli per garantire una risposta sufficientemente veloce, e quindi i transistor T10, T15 o T20, T25 non avrebbero un comportamento soddisfacente come generatori di corrente. Per questo motivo si è ritenuto opportuno introdurre gli specchi T11 - T14, T16 - T19 (T21 - T24, T26 - T29).

E' evidente che] quanto descritto è dato unicamente a titolo di esempio, non limitativo, e che varianti e modifiche sono possibili senza uscire dal campo di protezione dell'invenzione, in particolare, anche se si è fatto riferimento per il segnale di pilotaggio deU'amplifìcatore differenziale, a una rampa che decresce dal valore Vdd a VD o Vu, è evidente che si può adottare la soluzione opposta, con rampa crescente dal valore di massa. Le modifiche circuitali agli schemi delle fig. 4, 6 sono ovvie per il tecnico.

Claims

Rivendicazioni 1. Pompa di corrente per circuiti ad aggancio di fase, per la generazione di segnali in corrente per il controllo di un circuito ad aggancio di fase in cui un rivelatore di fase (1) fornisce periodicamente a tale pompa (2) un primo e un secondo impulso i cui istanti di emissione dipendono dalla relazione di fase tra i segnali di ingresso del circuito ad agganciò di fase e che sono destinati a comandare rispettivamente l'incremento o il decremento del valore della grandezza di uscita del circuito stesso, caratterizzata dal fatto che comprende: - una rete logica (23) per riconoscere la presenza contemporanea di detti primo e secondo impulso e generare un terzo impulso rappresentativo di tale presenza contemporanea, - un elemento di ritardo (24) che riceve detto terzo impulso e lo riemette dopo un intervallo di tempo di durata superiore alla durata minima di detto primo e secondo impulso e inferiore al periodo di ripetizione degli stessi impulsi, - un primo e un secondo circuito integratore (21, 22) che sono avviati rispettivamente dal J primo e secondo impulso, sonò disattivati da detto terzo impulso e generano segnali la cui ampiezza è legata all'istante di emissione di detto primo e secondo impulso e la cui durata dipende da detto istante di emissione e dalla durata di detto intervallo di tempo prestabilito, - mezzi di sottrazione (28), collegati all'uscita del primo e secondo circuito integratore (21, 22) e atti a generare almeno un primo segnale in corrente rappresentativo, come valore e segno, di un'eventuale differenza di ampiezza tra i segnali di uscita di detti due circuiti integratori (21, 22), da fornire al filtro o ai filtri di anello (3a, 3b) del circuito ad aggancio di fase.
2. Pompa secondo la riv. 1, caratterizzata dal fatto che detti mezzi di sottrazione (28) sono atti a generare anche un secondo segnale in corrente fornito direttamente all’oscillatore (4) del circuito ad aggancio di fase, per la simulazione della resistenza del filtro ò dei filtri (3a, 3b).
3. Pompa secondo la riv. 1 o 2, caratterizzata dal fatto che detti mezzi di sottrazione sono costituiti da un amplificatore differenziale (28) con uscita in corrente.
4. Pompa secondo la riv. 3, caratterizzata dal fatto che detto amplificatore differenziale (28) è associato ad almeno un elemento a specchi di corrente (29a, 29b), comprendente un primo e un secondo specchio (T10 - T14, T15 - T19; T20 - 24, T25, T29) per la generazione di detto primo e secondo segnale in corrente.
5. Pompa secondo una qualsiasi delle rivendicazioni da 1 a 4, caratterizzata dal fatto che detto amplificatore differenziale (28) è associato a una coppia di elementi a specchi di corrente (29a, 29b), per generare detto primo e secondo segnale e i rispettivi segnali complementari.
6. Pompa secondo una qualsiasi delle rivendicazioni da 1 a 5, caratterizzata dal fatto che detti circuiti integratori (21, 22) comprendono: - un generatore di corrente (T1); - un condensatore (T2), e - una coppia di interruttori (T3, T4), il primo dei quali viene chiuso dal primo o rispettivamente secondo impulso di incremento mentre il secondo viene chiuso dal terzo impulso.
7. Pompa secondo la riv. 6, caratterizzata dal fatto che detto condensatore (T2) è collegato alla tensione di alimentazione e detto generatore di corrente (T1) è collegato a massa.
8. Procedimento per la generazione di segnali di pompaggio in corrente per il controllo di un circuito ad aggancio di fase in cui tali segnali di controllo sono ricavati da un primo e un secondo impulso emessi periodicamente da un rivelatore di fase (1) in rispettivi istanti che dipendono dalla relazione di fase tra i segnali di ingresso de! circuito ad aggancio di fase, e destinati a comandare rispettivamente l'incremento o il decremento del valore della grandezza di uscita del circuito stesso, caratterizzato dal fatto che comprende le operazioni di: - riconoscere la presenza contemporanea di detti primo e secondo impulso e generare un terzo impulso rappresentativo di tale presenza contemporanea, - ritardare detto terzo impulso di un tempo prestabilito, superiore alla durata minima del primo e del secondo impulso e inferiore al periodo degli stessi, - convertire detti primo e secondo impulso in rispettivi primo e secondo segnale in tensione, la cui ampiezza è legata all'istante di emissione di detti primo e secondo impulso e la cui durata dipende dalla durata massima di detti primo e secondo impulso e da detto tempo prestabilito, - ricavare da detti primo e secondo segnale di tensione almeno un primo segnale in corrente rappresentativo della loro differenza, per il controllo del filtro o dei filtri di anello (3a, 3b) del circuito ad aggancio di fase.
9. Procedimento secondo la riv. 8, caratterizzato dal fatto che detti primo e secondo segnale in tensione sono ottenuti per integrazione rispettivamente del primo e secondo impulso per un tempo che inizia all'istante di emissione del primo e secondo impulso e termina all'istante di generazione di detto terzo impulso.
10. Procedimento secondo la riv. 8 o 9, caratterizzato dal fatto che detti primo e secondo segnale in tensione sono convertiti in almeno un primo e un secondo segnale in corrente, di cui il primo è fornito al filtro di anello (3a, 3b) e l'altro è destinato a essere inviato direttamente all'osciHatore (4) del circuito, per la simulazione della resistenza del filtro (3a, 3b).
11. Procedimento secondo una qualsiasi delle rivendicazioni da 8 a 10, caratterizzato dal fatto che detti segnali in tensione sono convertiti in detto primo e secondo segnale in corrente e nei rispettivi segnali complementari.