JP3918969B2 - Ｏｆｄｍ復調装置及びｏｆｄｍ復調方法 - Google Patents
Ｏｆｄｍ復調装置及びｏｆｄｍ復調方法 Download PDFInfo
- Publication number
- JP3918969B2 JP3918969B2 JP05855898A JP5855898A JP3918969B2 JP 3918969 B2 JP3918969 B2 JP 3918969B2 JP 05855898 A JP05855898 A JP 05855898A JP 5855898 A JP5855898 A JP 5855898A JP 3918969 B2 JP3918969 B2 JP 3918969B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- synchronization
- symbol
- detection
- ofdm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明はＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｏｎ Ｍｕｌｔｉｐｌｅｘ:直交周波数多重）受信装置に関するもので、特にフレーム同期回路およびビット同期回路に関するものである。
【０００２】
【従来の技術】
近年、移動体向けのデジタル音声放送や地上デジタルテレビ放送等において、ＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｏｎ Ｍｕｌｔｉｐｌｅｘ:直交周波数多重）信号を用いた通信が注目されている。なぜならＯＦＤＭ信号は周波数効率が良く、多量のデータの高速伝送が可能で、波形等化器なしでも反射波による特性劣化が少なく、その信号波形がランダム雑音に近い形となるので、他のサービスに混信妨害を与えにくい等の特質を有しているからである。
【０００３】
図７は、ＯＦＤＭ信号の構成を示す図であり、矢印ＧＡはＯＦＤＭ信号の各シンボルを時間軸に沿って示し、矢印ＧＢは矢印ＧＡで示したＯＦＤＭ信号の部分αを拡大して示している。矢印ＧＡに示されるようにＯＦＤＭ信号ＳはシンボルＳm（ｍ＝ １，２，…）を時間軸に沿って並べることにより構成されている。各シンボルＳm は周波数の異なる複数（数十〜数千、例えば５１２）のキャリア（シンボル時間ｔs において互いに直交している）を、それぞれ伝送すべきデータでデジタル変調（例えばＱＰＳＫ，１６ＱＡＭ等）し、変調された各キャリアを逆ＦＦＴ（高速逆フーリエ変換）演算によって周波数軸上で多重することにより構成されている。このため各シンボルＳm は、矢印ＧＢに示されるように、全てランダム状の振幅分布を示す。なおこのようなＯＦＤＭ信号Ｓは、伝送路上においては各シンボルＳm について、実数部と虚数部を重畳した複素信号の形態をとる。
【０００４】
ところでこのようなＯＦＤＭ信号は、有線や無線の伝送路を介して送信側から受信側に送られる。有線の伝送路においては伝送路の伝送特性からその占有周波数帯が規制される。また、無線の伝送路においては、法規制によりその占有周波数帯が規制される。このため送信側は、ＯＦＤＭ信号を中間周波数帯から伝送路の占有周波数帯に変換するようにしている。一方、受信側ではデータの復調にあたって、受信したＯＦＤＭ信号を伝送路の占有周波数帯域から復調作業のための中間周波数帯に変換するようにしている。
【０００５】
受信したＯＦＤＭ信号にＦＦＴ演算を施すことによりＯＦＤＭ復調することができる。したがって、ＯＦＤＭ信号受信装置にはＦＦＴ演算を行うためのＯＦＤＭシンボルのシンボルタイミングを再生する必要がある。このため一般にＯＦＤＭ伝送においてはタイミング同期用の基準シンボルを周期的に送信する。
【０００６】
図８にＯＦＤＭ信号Ｓのフレーム構成を示す。フレームＤＦｒの先頭にはヌルシンボルＮＳと呼ばれる無信号期間が設けられ、このヌルシンボルＮＳを検出することでフレーム同期を行う。またこのヌルシンボルＮＳによりシンボルタイミングの粗同期も検出される。ヌルシンボルＮＳに続いてタイミング同期用の基準シンボルＲＳ（以下同期シンボル）が送信され、これにより正確なシンボルタイミングが検出される。同期シンボルＲＳ以降は情報シンボルＤＳが送信される。
【０００７】
従来、このようなフレーム構成を用いて同期を検出するＯＦＤＭ信号受信装置としては、特開平８−２６５２９１号公報に開示されている。
【０００８】
【発明が解決しようとする課題】
しかしながら、このような従来のＯＦＤＭ信号受信装置においては、ヌルシンボルＮＳと同期シンボルＲＳの２つの同期検出用シンボルが必要であり、その分情報シンボルＤＳを伝送することができず、伝送効率を低下させる。
【０００９】
またヌルシンボルＮＳの検出によりフレーム同期を確立しないと、同期シンボル検出が行えないため同期確立まで２重の同期確立時間が必要である。
【００１０】
同期シンボル検出においては、アナログ・デジタル変換の際のサンプルタイミング信号が、データの識別点でサンプリングできるようにデータのクロック周波数と一致し、位相が正確に同期している必要がある。このビット同期がとれていないと、受信信号に対してサンプルタイミングの位相が刻々と変化し、本来のデータを誤ったデータに変換してしまう可能性がある。受信信号を変換したデジタルデータに誤りがある場合、同期シンボルの検出ができなかったり、誤って同期シンボルを検出して、正確なシンボルタイミングを得ることができない。
【００１１】
また、このようにビット同期をとるためには受信信号のクロック成分を抽出し、ＰＬＬ（フェーズ・ロックド・ループ）回路等を用いてデータのクロック周波数と一致させ、かつデータのサンプルタイミングの位相を一致させなければならない。
【００１２】
しかし、ＯＦＤＭ信号受信信号は信号波形がランダム雑音に似た形となり、クロック成分を抽出するのは困難である。そのため同期シンボルだけをもちいてクロック再生を行い、ビット同期を確立しなければならない。
【００１３】
本発明は上記従来の課題を解決するもので、１つの同期シンボルだけを用いて同期確立を行う。ビット同期がとれていない状態でも正確に同期シンボルを検出することでき、フレーム同期を確立できる。また同期シンボルの検出が行えるとこれを用いてビット同期を確立できるので、フレーム同期とビット同期が同時に行え、迅速に同期確立が行えるＯＦＤＭ信号受信装置を提供することを目的とする。
【００１４】
【課題を解決するための手段および発明の効果】
第１の発明は、複数のデータシンボル中に、基準シンボルがクロック信号に基づいて所定間隔で挿入されたＯＦＤＭ信号の受信装置であって、
制御信号に基づき、第１のタイミング信号を発生するタイミング信号発生部と、
前記第１のタイミング信号に基づき前記ＯＦＤＭ信号中の前記基準シンボルの検出を行い、前記基準シンボルが検出された場合に第１の同期シンボル検出信号を生成する第１の同期シンボル検出部と、
前記第１のタイミング信号より前記クロック信号の１サイクルより小さくかつゼロより大きい時間遅れた第２のタイミング信号に基づいて、前記ＯＦＤＭ信号中の前記基準シンボルの検出を行い、前記基準シンボルが検出された場合に第２の同期シンボル検出信号を生成する第２の同期シンボル検出部と、
前記第１または第２の同期シンボル検出信号が生成されると、前記基準シンボルが検出された方の前記タイミング信号を選択する判定部とを備える。
【００１５】
上記のように、第１の発明では、所定パターンの波形を有する基準シンボルとランダムパターンの波形を有するデータシンボルに基づいて、送信されたＯＦＤＭ信号と受信されたＯＦＤＭ信号のフレーム同期及びビット同期をとることが出きる。
【００１６】
第２の発明は、第１の発明において、選択された同期シンボル検出信号に基づいて、フレーム同期を確立する同期検出部と、
クロック信号の位相と第１のタイミング信号の位相を比較して、位相誤差信号を生成する位相検出部と、
選択された同期シンボル検出信号に基づいて、前記位相誤差信号を保持する保持部と、
前記保持部からの出力信号を平滑化するループフィルタ部とを、更に備える。
【００１７】
第３の発明は、第１の発明において、第１の同期シンボル検出部は、
前記第１のタイミング信号に基づいて、前記ＯＦＤＭ信号をサンプリングして第１のデジタル信号を生成する第１のサンプリング部と、
前記第１のデジタル信号に基づいて第１の同期シンボル検出信号を生成する第１の同期信号検出部を備え、
第２の同期シンボル検出部は、
第１のタイミング信号を前記クロック信号の１サイクルより小さくかつゼロより大きい時間遅延させて第２のタイミング信号を生成する遅延部と、
前記第２のタイミング信号に基づいてＯＦＤＭ信号をサンプリングして、第２のデジタル信号を生成する第２のサンプリング部と、
前記第２のデジタル信号に基づいて基準シンボルを検出して、第２の同期検出信号を生成する第２の同期信号検出部を備える。
【００１８】
第４の発明は、第１の発明において、基準シンボルは特定の擬似ランダム系列をＡＳＫ変調したシンボルであることを特徴とする。
【００１９】
第５の発明は、第１の発明において、基準シンボルは特定の擬似ランダム系列をＰＳＫ変調したシンボルであることを特徴とする。
【００２０】
第６の発明は、第３の発明において、第１及び第２のサンプリング部の少なくとも一つはアナログ・デジタル変換部であることを特徴とする。
【００２１】
第７の発明は、第１の発明において、第１及び第２のサンプリング部の少なくとも一つはラッチ回路で構成されることを特徴とする。
【００２２】
第８の発明は、第３の発明において、前記遅延部は、前記第１のタイミング信号の極性を反転させる反転回路で構成されることを特徴とする。
【００２６】
第９の発明は、複数のデータシンボル中に、基準シンボルがクロック信号に基づいて所定間隔で挿入されたＯＦＤＭ信号の受信装置であって、
前記ＯＦＤＭ信号を受信し中間周波数帯域の信号に変換するチューナと、
前記チューナの出力を直交検波しベースバンドのＯＦＤＭ信号に変換する直交検波手段と、
前記直交検波手段の出力をデジタル変換するアナログ・デジタル変換手段と、
前記アナログ・デジタル変換手段の出力をフーリエ変換するフーリエ変換手段と、
前記フーリエ変換手段の出力からデータを再生するデータ復調手段と、
制御信号に基づき、第１のタイミング信号を発生する第１のタイミング信号発生手段と、
前記第１のタイミング信号に基づき前記ＯＦＤＭ信号中の前記基準シンボルの検出を行い、前記基準シンボルが検出された場合に第１の同期シンボル検出信号を生成する第１の同期シンボル検出手段と、
前記第１のタイミング信号より前記クロック信号の１サイクルより小さくかつゼロより大きい時間遅れた第２のタイミング信号に基づいて、前記ＯＦＤＭ信号中の前記基準シンボルの検出を行い、前記基準シンボルが検出された場合に第２の同期シンボル検出信号を生成する第２の同期シンボル検出手段と、
前記第１または第２の同期シンボル検出信号が生成されると、前記基準シンボルが検出された方の前記タイミング信号を選択する判定手段と、
前記判定手段の出力に基づき、フレーム同期を確立するフレーム同期検出手段とを備え、
前記フーリエ変換手段は、前記フレーム同期検出手段の出力に基づき、フーリエ変換を施す。
【００２７】
第１０の発明は、第９の発明において、前記ＯＦＤＭ信号受信装置はさらに、
前記クロック信号の位相と前記第１のタイミング信号の位相を比較して、位相誤差信号を生成する位相検出手段と、
前記判定手段の出力に基づいて、前記位相誤差信号を保持する保持手段と、
前記保持手段からの出力を平滑化し、前記制御信号として前記第１タイミング発生手段へ出力するループフィルタ手段とを備える。
【００２８】
第１１の発明は、複数のデータシンボル中に、基準シンボルがクロック信号に基づいて所定間隔で挿入されたＯＦＤＭ信号の受信方法であって、
制御信号に基づき、第１のタイミング信号を発生し、
前記第１のタイミング信号に基づき前記ＯＦＤＭ信号中の前記基準シンボルの検出を行い、前記基準シンボルが検出された場合に第１の同期シンボル検出信号を生成する第１の同期シンボル検出処理を施し、
前記第１のタイミング信号より前記クロック信号の１サイクルより小さくかつゼロより大きい時間遅れた第２のタイミング信号に基づいて、前記ＯＦＤＭ信号中の前記基準シンボルの検出を行い、前記基準シンボルが検出された場合に第２の同期シンボル検出信号を生成する第２の同期シンボル検出処理を施し、
前記第１または第２の同期シンボル検出信号が生成されると、前記基準シンボルが検出された方の前記タイミング信号を選択することを特徴とする。
【００２９】
第１２の発明は、第１１の発明において、前記選択された同期シンボル検出信号に基づいて、フレーム同期を確立し、
前記クロック信号の位相と前記第１のタイミング信号の位相を比較して、位相誤差信号を生成し、
前記選択された同期シンボル検出信号に基づいて、前記位相誤差信号を保持する保持処理を施し、
前記保持処理の結果を平滑化することを特徴とする。
【００３０】
第１３の発明は、第１１の発明において、前記第１の同期シンボル検出処理は、
前記第１のタイミング信号に基づいて、前記ＯＦＤＭ信号をサンプリングして第１のデジタル信号を生成する第１のサンプリング処理を施し、
前記第１のデジタル信号に基づいて前記第１の同期シンボル検出信号を生成する第１の同期信号検出処理を施し、
前記第２の同期シンボル検出処理は、
前記第１のタイミング信号を前記クロック信号の１サイクルより小さくかつゼロより大きい時間遅延させて前記第２のデジタル信号を生成する第２のサンプリング処理を施し、
前記第２のタイミング信号に基づいて前記ＯＦＤＭ信号をサンプリングして、前記第２のデジタル信号を生成する第２のサンプリング処理を施し、
前記第２のデジタル信号に基づいて前記基準シンボルを検出して、前記第２の同期検出信号を生成する第２の同期信号検出処理を施すことを特徴とする。
【００３１】
第１４の発明は、第１１の発明において、前記基準シンボルは特定の疑似ランダム系列をＡＳＫ変調したシンボルであることを特徴とする。
【００３２】
第１５の発明は、第１１の発明において、前記基準シンボルは特定の疑似ランダム系列をＰＳＫ変調したシンボルであることを特徴とする。
【００３５】
【発明の実施の形態】
以下本発明に係る実施の形態を図１、図２、図３、図４、図５、及び図６を参照して説明する。図３に、本発明におけるＯＦＤＭ信号Ｓａのフレーム構成を示す。各データフレームＤＦの先頭にフレーム同期用の同期シンボルである基準シンボルＲＳが付加されている。なお同期シンボルＲＳはクロック成分の抽出が比較的容易に行える信号を選択すればよい。例えば特定のＰＮ系列をＡＳＫ変調あるいはＰＳＫ変調した信号等を用いることができる。
【００３６】
図１に示すように、ＯＦＤＭ受信装置は、第１のサンプリング器１０１、第２のサンプリング器１０２、第１の基準シンボル検出器１０３、第２の基準シンボル検出器１０４、判定器１０５、フレーム同期検出器１０６、遅延器１０７、タイミング信号発生器１０８、ループフィルタ１０９、サンプルホールド器１１０、クロック信号再生器１１１、位相比較器１１２、チューナ１１３、直交検波器１１４、アナログ・デジタル変換器１１５、フーリエ変換器１１６、データ復調器１１７および搬送波再生器１１８を有している。
【００３７】
チューナ１１３は、外部に設けられた受信機（図示せず）に接続されて、ＯＦＤＭ発信装置（図示せず）から送信されたＯＦＤＭ信号Ｓａを受信する。チューナ１１３は、受信ＯＦＤＭ信号Ｓａ（以降ＯＦＤＭ信号と略称す）を伝送路の周波数帯域から中間周波数帯域に変換する。但し、変換後も、データフレーム構造に変わりは無い。
【００３８】
直交検波器１１４は、チューナ１１３に接続されて中間周波数帯域のＯＦＤＭ信号Ｓａの入力を得る。直交検波器１１４は、入力されたＯＦＤＭ信号ＳａをベースバンドＯＦＤＭ信号に変換し、実数部Ｉと虚数部Ｑとを取り出す。
【００３９】
アナログ・デジタル変換器１１５は、直交検波器１１４に接続されて、ベースバンドＯＦＤＭ信号の実数部Ｉと虚数部Ｑの入力を得る。アナログ・デジタル変換器１１５は、同実数部Ｉ及び虚数部ＱをそれぞれデジタルデータＳａ（Ｉ）及びＳａ（Ｑ）に変換する。
【００４０】
フーリエ変換器１１６は、アナログ・デジタル変換器１１５に接続されて、ベースバンドＯＦＤＭ信号のデジタルデータＳａ（Ｉ）及びＳａ（Ｑ）の入力を得て、各シンボル毎に高速フーリエ変換を施す。このようにして、ＯＦＤＭ信号は周波数軸上で各デジタル変調波の実数部Ｓａ（Ｉ）及び虚数部Ｓａ（Ｑ）に分離される。
【００４１】
データ復調器１１７はフーリエ変換器１１６に接続されて、デジタル変調波の実数部Ｓａ（Ｉ）と虚数部Ｓａ（Ｑ）の双方の入力を得て、原データＳＯを再生する。さらに、再生された原データＳＯは、受信局内に設けられた更なる処理設備（図示せず）に出力される。
【００４２】
第１のサンプリング器１０１は、チューナ１１３及びタイミング信号発生器１０８に接続されて、それぞれＯＦＤＭ信号Ｓａと第一のタイミング信号Ｓｃｋ１の入力を得る。サンプリング器１０１は、第一のタイミング信号Ｓｃｋ１の立ち上がりエッジで中間周波数の信号Ｓａをサンプリングして、第１のデジタル信号Ｓｇ１に変換する。
【００４３】
第１の基準シンボル検出器１０３では、ＯＦＤＭ信号Ｓａの基準シンボルＲＳの波形データが予め格納されていると共に、第１のサンプリング器１０１に接続されてデジタル信号Ｓｇ１の入力を得る。第１の基準シンボル検出器１０３は、第１のデジタル信号Ｓｇ１と予め格納された基準シンボルＲＳを比較して、該格納された基準シンボルＲＳが第１のデジタル信号Ｓｇ１と重なり合う時間あるいは期間を検出する。そして、デジタル信号Ｓｇ１が格納された基準シンボルＲＳと一致する時には、第１の基準シンボル検出器１０３は第１の同期シンボル検出信号Ｓｒｓ１を生成する。
このようにして、第２のサンプリング器１０２及び第２の基準シンボル検出器１０４は、それぞれ第１のサンプリング器１０１及び第２の基準シンボル検出器１０４と同様に設けられている。第２のサンプリング器１０２及び第２の基準シンボル検出器１０４は、それぞれ第１のサンプリング器１０１及び第１の基準シンボル検出器１０３と実質的に同じ構造を有している。同様に、第２のサンプリング器１０２は、チューナ１１３に接続されてＯＦＤＭ信号の入力を得ると共に、遅延器１０７を通してタイミング信号発生器１０８に接続されている。
【００４４】
遅延器１０７は、第１のタイミング信号Ｓｃｋ１を、１サイクルより短い所定の時間Ｄｔ、たとえば半サイクルだけ遅延させて、第２のタイミング信号Ｓｃｋ２を生成する。第２のサンプリング器１０２は、第２のタイミング信号Ｓｃｋ２の立ち上がりエッジのタイミングで信号Ｓａをサンプリングして、第２のデジタルデータＳｇ２に変換する。第２の基準シンボル検出器１０４は、予め格納されている基準シンボルＲＳと第２のデジタルデータＳｇ２とを比較して両者の重なりを検出して、同様に、第２の同期シンボル検出信号Ｓｒｓ２を生成する。
【００４５】
このようにして、第２のサンプリング器１０２、第２の基準シンボル検出器１０４、及び遅延器１０７は、第１のタイミング信号Ｓｃｋ１のタイミングより遅延したタイミングで基準シンボルを検出しようとする同期シンボル検出器ＳＳＤを構成している。第１の基準シンボル検出器１０３及び第２の基準シンボル検出器１０４は、たとえば相関器や比較器を用いて実現できる。この場合、基準シンボル検出器１０３（１０４）は、相関器における基準シンボルＲＳ及びデジタル信号Ｓｇ１（Ｓｇ２）との差異である相関値を得ると共に、その得られた値を所定の閾値と比較する。閾値を越えている場合には、基準シンボルＲＳが検出されていると認識して、同期シンボル検出信号Ｓｒｓ１（Ｓｒｓ２）を出力する。
【００４６】
判定器１０５は、第１及び第２の基準シンボル検出器１０３及び１０４に接続されて、それぞれより、第１及び第２の同期シンボル検出信号Ｓｒｓ１及びＳｒｓ２の入力を得る。判定器１０５は、同期シンボルＲＳが検出されているかどうかを判定して、同期シンボル検出信号を出力する。タイミング信号発生器１０８から出力される第１のタイミング信号Ｓｃｋ１は、受信信号Ｓａ（Ｓａ‘）にビット同期しておらず、サンプリングタイミング（Ｓｃｋ）の位相も受信信号（Ｓａ）によって刻々と変化する。受信信号Ｓａが識別点でサンプリングされるとき、受信信号Ｓａを正しくビット変換できる。しかしながら、サンプリングタイミングが変化して、受信信号Ｓａが変化点でサンプリングされる場合には、誤ったビットに変換される。
【００４７】
この場合変換されたデジタルデータＳｇには誤りが含まれており、このデジタルデータからは同期シンボルＲＳを検出できなかったり、誤って検出する恐れがある。しかし、第１のタイミング信号Ｓｃｋ１によってデータの変化点で受信信号をサンプリングするような場合でも、半周期分遅らせた第２のタイミング信号Ｓｃｋ２ではデータの識別点でサンプリングすることになり、受信信号を正しくデジタルデータＳｇ２に変換することができる。
【００４８】
図４を参照して、上述の状態について説明する。同図において受信信号Ｓａは、タイミング信号Ｓｃｋ１及びＳｃｋ２の立ち上がりエッジでサンプリングされるものとする。この場合、デジタルデータＳａから基準シンボルＲＳを正しく検出して、第２のタイミング信号Ｓｃｋ２によってサンプリングできる。つまり、第１及び第２のタイミング信号Ｓｃｋ１及びＳｃｋ２の少なくとも一つは、受信信号Ｓａを識別点ＩＰでサンプリングして、デジタルデータＳｇ１或いはＳｇ２に変換できる。
【００４９】
図１に戻って、判定器１０５は第１および第２の同期シンボル検出信号Ｓｒｓ１及びＳｒｓ２のうち少なくとも一方が入力されれば、同期シンボルＲＳが検出されたと判定する。そして、同期シンボルが検出できた方のタイミング信号Ｓｃｋ１或いはＳｃｋ２のタイミングに同期して同期検出信号Ｓｊを出力する。フレーム同期検出器１０６は判定器１０５に接続されて同期検出信号Ｓｊの入力を得て、フレーム同期を確立する。このようにして確立されたフレーム同期に基づいて、フレーム同期検出器１０６はシンボルタイミング信号ＳｓＴを生成して、フーリエ変換器１１６に出力する。なお、サンプリング器１０１及び１０２は、アナログ・デジタル変換器やラッチ回路で実現することができる。
【００５０】
また第１のタイミング信号Ｓｃｋ１に対し、第２のタイミング信号Ｓｃｋ２を半周期分遅らせる場合には、遅延器１０７は極性を反転させる反転回路を用いて実現することができる。
【００５１】
クロック信号再生器１１１はチューナ１１３に接続されて、受信ＯＦＤＭ信号Ｓａの入力を得る。クロック信号再生器１１１は、受信信号Ｓａからクロック成分を抽出し、ＯＦＤＭ変調器（図示せず）がＯＦＤＭ信号Ｓａを変調した際の基準としたクロック信号Ｓｂを再生する。なおクロック信号再生器１１１は、例えば、受信信号Ｓａ（Ｓａ'）のエッジ成分を抽出する微分回路と波形整形回路等で実現することができる。
【００５２】
位相比較器１１２は、クロック信号再生器１１１及びタイミング信号発生器１０８に接続されて、それぞれ、再生されたクロック信号Ｓｂとタイミング信号Ｓｃｋ１の入力を得る。位相比較器１１２は、再生クロックＳｂと第１のタイミング信号Ｓｃｋ１との位相を比較しその誤差を位相誤差信号Ｓｃとして出力する。
【００５３】
サンプルホールド器１１０は、判定器１０５及び位相比較器１１２に接続されて、それぞれ、同期検出信号Ｓｊ及び位相誤差信号Ｓｃの入力を得る。サンプルホールド器１１０は、同期検出信号Ｓｊに基づいて、位相誤差信号Ｓｃをサンプリングし、その値をホールドする。同期シンボルＲＳの期間は、位相誤差信号Ｓｃをタイミング信号発生器１０８にフィードバックするため、そのまま出力する。同期シンボル期間以外の期間に切り替わるタイミングで位相誤差信号Ｓｃの最終値をサンプリングし、つぎの同期シンボル期間までその値をホールドする。
【００５４】
図５を参照して、上述の状態について説明する。同図において、縦軸は位相誤差Ｅｐｈを示し、横軸は時間を示している。サンプルホールド器１１０は、同期シンボルＲＳの期間Ｐ（Ａ）、時刻ｔ１〜ｔ２、では入力される位相誤差信号Ｓｃをそのまま出力する。これは同期シンボルＲＳの再生クロック信号Ｓｂとサンプリングタイミング信号Ｓｃｋ１の位相比較を行い、比較結果Ｓｃをタイミング信号発生器１０８へフィードバックし、ＰＬＬを動作させるためである。なお、ＰＬＬは、タイミング信号発生器１０８、ループフィルタ１０９、サンプルホールド器１１０、クロック信号再生器１１１、及び位相比較器１１２によって構成されている。
【００５５】
サンプルホールド器１１０は、同期シンボルＲＳの終了タイミングＴ（Ｂ）で位相誤差信号Ｓｃの値Ｅｐｈをサンプリングし、次の同期シンボルＲＳが検出されるまでの期間Ｐ（Ｃ）、時刻ｔ２〜ｔ３、その値をホールドする。これにより同期シンボルＲＳ以外の受信信号Ｓａの再生クロック信号Ｓｂとの位相誤差をフィードバックすることを防ぐ。結果、同期シンボルＲＳ以外の受信信号Ｓａからクロック成分を抽出するのが困難な場合でも、誤った位相誤差がフィードバックされない。
【００５６】
次の同期シンボル期間Ｐ（Ｄ）、時刻ｔ３〜ｔ４では、サンプルホールド器１１０は入力される位相誤差信号Ｓｃをそのままサンプルホールド信号Ｓｄとしてループフィルタ１０９を経てタイミング信号発生器１０８に出力する。そうして、期間Ｐ（Ａ）と同様に、ＰＬＬ（１０８、１０９、１１０、１１１、及び１１２）を動作させる。つまり、先の同期（基準）シンボル期間Ｐ（Ａ）である程度ロック範囲に近づいた位相誤差Ｅｐｈを、後続の同期（基準）シンボル期間Ｐ（Ｄ）で更にロック範囲に近づけることができる。図５に例示した各同期シンボル期間Ｐ（Ａ）、Ｐ（Ｂ）、及びＰ（Ｃ）のいずれかの内にロック範囲に引き込めなくても、これを繰り返すことで、位相誤差Ｅｐｈをロック範囲に引き込み安定的に同期を確立できる。
【００５７】
サンプルホールド器１１０からの出力信号Ｓｃは、平滑化のためのループフィルタ１０９を介してタイミング信号発生器１０８に対する制御信号Ｓｅとして、タイミング信号発生器１０８にフィードバックすることにより、ＰＬＬを構成し、受信信号Ｓａ（Ｓａ'）と位相同期したタイミング信号Ｓｃｋ１が得られ、ビット同期を確立することができる。なおタイミング信号発生器１０８は、ＶＣＯ回路と分周回路等で実現することができる。
【００５８】
図６に、受信ＯＦＤＭ信号Ｓａ、再生クロック信号Ｓｂ、位相誤差信号Ｓｃ、サンプルホールド信号Ｓｄ、及びタイミング信号発生用制御信号Ｓｅの波形を時間軸上に同期して示す。時刻ｔ１０〜ｔ１１、時刻ｔ１１〜ｔ１２、及び時刻ｔ１２〜ｔ１３のそれぞれは、同期シンボル期間Ｐ（Ａ）、データシンボル期間Ｐ（Ｃ）、及び同期シンボル期間Ｐ（Ｄ）に相当する。
【００５９】
図６に例示されるように、ＯＦＤＭ信号Ｓａには、その情報シンボルＤＳの波形はノイズと識別し難い波形を有しているので、周波数成分の抽出し易い波形を有する基準シンボルＲＳが挿入されている。その結果、生成したタイミング信号Ｓｃｋ１と再生したクロック信号Ｓｂとを比較することによって、時刻ｔ１０〜ｔ１１及びｔ１２〜ｔ１３の同期期間において、典型的なパターンの波形を有し、時刻ｔ１１〜ｔ１２のデータ期間ではランダムな波形を有する位相誤差信号Ｓｃが得られる。
【００６０】
サンプルホールド信号Ｓｄは、時刻ｔ１０〜ｔ１１及びｔ１２〜ｔ１３の同期期間における位相誤差信号Ｓｃと同じ波形を有し、データシンボル期間における同期シンボルの最終（時刻ｔ１１及び時刻ｔ１３）値ＰＨを有する。このようにして、データシンボル期間におけるランダムパターンの位相誤差値Ｅｐｈは、ＰＬＬにフィードバックされない。
【００６１】
制御信号Ｓｅは、タイミング信号Ｓｃｋ１を生成するために、同期期間において位相比較にのみ用いられる。データシンボル期間では、位相比較は有効ではないので、その間は位相誤差が保存される。
【００６２】
図２を参照して、図１に示した同期シンボル検出器ＳＳＤの変形例について説明する。図１では、同期シンボル検出器ＳＳＤが一つだけ設けられた例が示されているが、図２においては、所定数ｎ（ｎは整数）個の同期シンボル検出器ＳＳＤ１〜ＳＳＤｎを平行して設けられている。これら所定数の同期シンボル検出器ＳＳＤ１〜ＳＳＤｎは、図２に典型的に示されているように、それぞれ図１に示した同期シンボル検出器ＳＳＤと実質的に同一の部材によって構成されている。遅延器１０７−１〜１０７−ｎのそれぞれは、タイミング信号発生器１０８に接続されて、タイミング信号Ｓｃｋ１をそれぞれ異なる遅延時間Ｄｔだけ遅延させて、第２〜第ｎ＋１のタイミング信号Ｓｃｋ２〜Ｓｃｋｎ＋１を生成する。
【００６３】
つまり、遅延器１０７−ｍ＋１（ｍは１より大きく、かつｎより小さい整数）の遅延時間は、選考する遅延器１０７−ｍのそれより大きい。なお、遅延器１０７−１〜１０７−ｎの各間の遅延時間Ｄｔは、好ましくは１／ｎサイクルである。しかしながら、この遅延時間間隔は必ずしも一定の割合で増加させる必要は無い。結果、第２〜第（ｎ＋１）のデジタル信号Ｓｇ２〜Ｓｇｎ＋１がそれぞれ検出器ＳＳＤ１〜ＳＳＤｎ内で生成されて、更に第２〜第（ｎ＋１）の同期シンボル検出信号Ｓｒｓ２〜Ｓｒｓｎ＋１が出力される。信号Ｓｒｓ２〜Ｓｒｓｎ＋１のそれぞれの間隔は非常に短いので、判定器１０５は正しい同期シンボルを迅速に判定できる。
【００６４】
更に、本発明に係るＯＦＤＭ受信装置を構成する全部材はコンピュータプログラムのようなソフトウェアや、電気回路のようなハードウェアによって実現できる。
【図面の簡単な説明】
【図１】本発明に係る実施の形態におけるＯＦＤＭ受信装置の構成を示すブロック図である。
【図２】図１に示したＯＦＤＭ受信装置に用いられる同期シンボル検出器の変形例を示すブロック図である。
【図３】図１に示してＯＦＤＭ受信装置によって、処理されるＯＦＤＭ信号のフレーム構造の説明図である。
【図４】本発明における受信ＯＦＤＭ信号とサンプリングタイミングの関係の説明図である。
【図５】図１に示すＯＦＤＭ受信装置に用いられるサンプルホールド装置の動作の説明図である。
【図６】図１に示すＯＦＤＭ受信装置で観察される各種信号を示す図である。
【図７】ＯＦＤＭ信号の構成を示す図である。
【図８】従来のＯＦＤＭ伝送システムで用いられるＯＦＤＭ信号のフレーム構造を示す図である。
【符号の説明】
１０１ 第１のサンプリング器
１０２ 第２のサンプリング器
１０３ 第１の基準シンボル検出器
１０４ 基準シンボル検出器
１０５ 判定器
１０６ フレーム同期検出器
１０７ 遅延器
１０８ タイミング信号発生器
１０９ ループフィルタ
１１０ サンプルホールド器
１１１ クロック信号再生器
１１２ 位相比較器
１１３ チューナ
１１４ 直交検波器
１１５ アナログ・デジタル変換器
１１６ フーリエ変換器
１１７ データ復調器
１１８ 搬送波再生器
ＳＳＤ 同期シンボル検出器
【発明の属する技術分野】
本発明はＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｏｎ Ｍｕｌｔｉｐｌｅｘ:直交周波数多重）受信装置に関するもので、特にフレーム同期回路およびビット同期回路に関するものである。
【０００２】
【従来の技術】
近年、移動体向けのデジタル音声放送や地上デジタルテレビ放送等において、ＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｏｎ Ｍｕｌｔｉｐｌｅｘ:直交周波数多重）信号を用いた通信が注目されている。なぜならＯＦＤＭ信号は周波数効率が良く、多量のデータの高速伝送が可能で、波形等化器なしでも反射波による特性劣化が少なく、その信号波形がランダム雑音に近い形となるので、他のサービスに混信妨害を与えにくい等の特質を有しているからである。
【０００３】
図７は、ＯＦＤＭ信号の構成を示す図であり、矢印ＧＡはＯＦＤＭ信号の各シンボルを時間軸に沿って示し、矢印ＧＢは矢印ＧＡで示したＯＦＤＭ信号の部分αを拡大して示している。矢印ＧＡに示されるようにＯＦＤＭ信号ＳはシンボルＳm（ｍ＝ １，２，…）を時間軸に沿って並べることにより構成されている。各シンボルＳm は周波数の異なる複数（数十〜数千、例えば５１２）のキャリア（シンボル時間ｔs において互いに直交している）を、それぞれ伝送すべきデータでデジタル変調（例えばＱＰＳＫ，１６ＱＡＭ等）し、変調された各キャリアを逆ＦＦＴ（高速逆フーリエ変換）演算によって周波数軸上で多重することにより構成されている。このため各シンボルＳm は、矢印ＧＢに示されるように、全てランダム状の振幅分布を示す。なおこのようなＯＦＤＭ信号Ｓは、伝送路上においては各シンボルＳm について、実数部と虚数部を重畳した複素信号の形態をとる。
【０００４】
ところでこのようなＯＦＤＭ信号は、有線や無線の伝送路を介して送信側から受信側に送られる。有線の伝送路においては伝送路の伝送特性からその占有周波数帯が規制される。また、無線の伝送路においては、法規制によりその占有周波数帯が規制される。このため送信側は、ＯＦＤＭ信号を中間周波数帯から伝送路の占有周波数帯に変換するようにしている。一方、受信側ではデータの復調にあたって、受信したＯＦＤＭ信号を伝送路の占有周波数帯域から復調作業のための中間周波数帯に変換するようにしている。
【０００５】
受信したＯＦＤＭ信号にＦＦＴ演算を施すことによりＯＦＤＭ復調することができる。したがって、ＯＦＤＭ信号受信装置にはＦＦＴ演算を行うためのＯＦＤＭシンボルのシンボルタイミングを再生する必要がある。このため一般にＯＦＤＭ伝送においてはタイミング同期用の基準シンボルを周期的に送信する。
【０００６】
図８にＯＦＤＭ信号Ｓのフレーム構成を示す。フレームＤＦｒの先頭にはヌルシンボルＮＳと呼ばれる無信号期間が設けられ、このヌルシンボルＮＳを検出することでフレーム同期を行う。またこのヌルシンボルＮＳによりシンボルタイミングの粗同期も検出される。ヌルシンボルＮＳに続いてタイミング同期用の基準シンボルＲＳ（以下同期シンボル）が送信され、これにより正確なシンボルタイミングが検出される。同期シンボルＲＳ以降は情報シンボルＤＳが送信される。
【０００７】
従来、このようなフレーム構成を用いて同期を検出するＯＦＤＭ信号受信装置としては、特開平８−２６５２９１号公報に開示されている。
【０００８】
【発明が解決しようとする課題】
しかしながら、このような従来のＯＦＤＭ信号受信装置においては、ヌルシンボルＮＳと同期シンボルＲＳの２つの同期検出用シンボルが必要であり、その分情報シンボルＤＳを伝送することができず、伝送効率を低下させる。
【０００９】
またヌルシンボルＮＳの検出によりフレーム同期を確立しないと、同期シンボル検出が行えないため同期確立まで２重の同期確立時間が必要である。
【００１０】
同期シンボル検出においては、アナログ・デジタル変換の際のサンプルタイミング信号が、データの識別点でサンプリングできるようにデータのクロック周波数と一致し、位相が正確に同期している必要がある。このビット同期がとれていないと、受信信号に対してサンプルタイミングの位相が刻々と変化し、本来のデータを誤ったデータに変換してしまう可能性がある。受信信号を変換したデジタルデータに誤りがある場合、同期シンボルの検出ができなかったり、誤って同期シンボルを検出して、正確なシンボルタイミングを得ることができない。
【００１１】
また、このようにビット同期をとるためには受信信号のクロック成分を抽出し、ＰＬＬ（フェーズ・ロックド・ループ）回路等を用いてデータのクロック周波数と一致させ、かつデータのサンプルタイミングの位相を一致させなければならない。
【００１２】
しかし、ＯＦＤＭ信号受信信号は信号波形がランダム雑音に似た形となり、クロック成分を抽出するのは困難である。そのため同期シンボルだけをもちいてクロック再生を行い、ビット同期を確立しなければならない。
【００１３】
本発明は上記従来の課題を解決するもので、１つの同期シンボルだけを用いて同期確立を行う。ビット同期がとれていない状態でも正確に同期シンボルを検出することでき、フレーム同期を確立できる。また同期シンボルの検出が行えるとこれを用いてビット同期を確立できるので、フレーム同期とビット同期が同時に行え、迅速に同期確立が行えるＯＦＤＭ信号受信装置を提供することを目的とする。
【００１４】
【課題を解決するための手段および発明の効果】
第１の発明は、複数のデータシンボル中に、基準シンボルがクロック信号に基づいて所定間隔で挿入されたＯＦＤＭ信号の受信装置であって、
制御信号に基づき、第１のタイミング信号を発生するタイミング信号発生部と、
前記第１のタイミング信号に基づき前記ＯＦＤＭ信号中の前記基準シンボルの検出を行い、前記基準シンボルが検出された場合に第１の同期シンボル検出信号を生成する第１の同期シンボル検出部と、
前記第１のタイミング信号より前記クロック信号の１サイクルより小さくかつゼロより大きい時間遅れた第２のタイミング信号に基づいて、前記ＯＦＤＭ信号中の前記基準シンボルの検出を行い、前記基準シンボルが検出された場合に第２の同期シンボル検出信号を生成する第２の同期シンボル検出部と、
前記第１または第２の同期シンボル検出信号が生成されると、前記基準シンボルが検出された方の前記タイミング信号を選択する判定部とを備える。
【００１５】
上記のように、第１の発明では、所定パターンの波形を有する基準シンボルとランダムパターンの波形を有するデータシンボルに基づいて、送信されたＯＦＤＭ信号と受信されたＯＦＤＭ信号のフレーム同期及びビット同期をとることが出きる。
【００１６】
第２の発明は、第１の発明において、選択された同期シンボル検出信号に基づいて、フレーム同期を確立する同期検出部と、
クロック信号の位相と第１のタイミング信号の位相を比較して、位相誤差信号を生成する位相検出部と、
選択された同期シンボル検出信号に基づいて、前記位相誤差信号を保持する保持部と、
前記保持部からの出力信号を平滑化するループフィルタ部とを、更に備える。
【００１７】
第３の発明は、第１の発明において、第１の同期シンボル検出部は、
前記第１のタイミング信号に基づいて、前記ＯＦＤＭ信号をサンプリングして第１のデジタル信号を生成する第１のサンプリング部と、
前記第１のデジタル信号に基づいて第１の同期シンボル検出信号を生成する第１の同期信号検出部を備え、
第２の同期シンボル検出部は、
第１のタイミング信号を前記クロック信号の１サイクルより小さくかつゼロより大きい時間遅延させて第２のタイミング信号を生成する遅延部と、
前記第２のタイミング信号に基づいてＯＦＤＭ信号をサンプリングして、第２のデジタル信号を生成する第２のサンプリング部と、
前記第２のデジタル信号に基づいて基準シンボルを検出して、第２の同期検出信号を生成する第２の同期信号検出部を備える。
【００１８】
第４の発明は、第１の発明において、基準シンボルは特定の擬似ランダム系列をＡＳＫ変調したシンボルであることを特徴とする。
【００１９】
第５の発明は、第１の発明において、基準シンボルは特定の擬似ランダム系列をＰＳＫ変調したシンボルであることを特徴とする。
【００２０】
第６の発明は、第３の発明において、第１及び第２のサンプリング部の少なくとも一つはアナログ・デジタル変換部であることを特徴とする。
【００２１】
第７の発明は、第１の発明において、第１及び第２のサンプリング部の少なくとも一つはラッチ回路で構成されることを特徴とする。
【００２２】
第８の発明は、第３の発明において、前記遅延部は、前記第１のタイミング信号の極性を反転させる反転回路で構成されることを特徴とする。
【００２６】
第９の発明は、複数のデータシンボル中に、基準シンボルがクロック信号に基づいて所定間隔で挿入されたＯＦＤＭ信号の受信装置であって、
前記ＯＦＤＭ信号を受信し中間周波数帯域の信号に変換するチューナと、
前記チューナの出力を直交検波しベースバンドのＯＦＤＭ信号に変換する直交検波手段と、
前記直交検波手段の出力をデジタル変換するアナログ・デジタル変換手段と、
前記アナログ・デジタル変換手段の出力をフーリエ変換するフーリエ変換手段と、
前記フーリエ変換手段の出力からデータを再生するデータ復調手段と、
制御信号に基づき、第１のタイミング信号を発生する第１のタイミング信号発生手段と、
前記第１のタイミング信号に基づき前記ＯＦＤＭ信号中の前記基準シンボルの検出を行い、前記基準シンボルが検出された場合に第１の同期シンボル検出信号を生成する第１の同期シンボル検出手段と、
前記第１のタイミング信号より前記クロック信号の１サイクルより小さくかつゼロより大きい時間遅れた第２のタイミング信号に基づいて、前記ＯＦＤＭ信号中の前記基準シンボルの検出を行い、前記基準シンボルが検出された場合に第２の同期シンボル検出信号を生成する第２の同期シンボル検出手段と、
前記第１または第２の同期シンボル検出信号が生成されると、前記基準シンボルが検出された方の前記タイミング信号を選択する判定手段と、
前記判定手段の出力に基づき、フレーム同期を確立するフレーム同期検出手段とを備え、
前記フーリエ変換手段は、前記フレーム同期検出手段の出力に基づき、フーリエ変換を施す。
【００２７】
第１０の発明は、第９の発明において、前記ＯＦＤＭ信号受信装置はさらに、
前記クロック信号の位相と前記第１のタイミング信号の位相を比較して、位相誤差信号を生成する位相検出手段と、
前記判定手段の出力に基づいて、前記位相誤差信号を保持する保持手段と、
前記保持手段からの出力を平滑化し、前記制御信号として前記第１タイミング発生手段へ出力するループフィルタ手段とを備える。
【００２８】
第１１の発明は、複数のデータシンボル中に、基準シンボルがクロック信号に基づいて所定間隔で挿入されたＯＦＤＭ信号の受信方法であって、
制御信号に基づき、第１のタイミング信号を発生し、
前記第１のタイミング信号に基づき前記ＯＦＤＭ信号中の前記基準シンボルの検出を行い、前記基準シンボルが検出された場合に第１の同期シンボル検出信号を生成する第１の同期シンボル検出処理を施し、
前記第１のタイミング信号より前記クロック信号の１サイクルより小さくかつゼロより大きい時間遅れた第２のタイミング信号に基づいて、前記ＯＦＤＭ信号中の前記基準シンボルの検出を行い、前記基準シンボルが検出された場合に第２の同期シンボル検出信号を生成する第２の同期シンボル検出処理を施し、
前記第１または第２の同期シンボル検出信号が生成されると、前記基準シンボルが検出された方の前記タイミング信号を選択することを特徴とする。
【００２９】
第１２の発明は、第１１の発明において、前記選択された同期シンボル検出信号に基づいて、フレーム同期を確立し、
前記クロック信号の位相と前記第１のタイミング信号の位相を比較して、位相誤差信号を生成し、
前記選択された同期シンボル検出信号に基づいて、前記位相誤差信号を保持する保持処理を施し、
前記保持処理の結果を平滑化することを特徴とする。
【００３０】
第１３の発明は、第１１の発明において、前記第１の同期シンボル検出処理は、
前記第１のタイミング信号に基づいて、前記ＯＦＤＭ信号をサンプリングして第１のデジタル信号を生成する第１のサンプリング処理を施し、
前記第１のデジタル信号に基づいて前記第１の同期シンボル検出信号を生成する第１の同期信号検出処理を施し、
前記第２の同期シンボル検出処理は、
前記第１のタイミング信号を前記クロック信号の１サイクルより小さくかつゼロより大きい時間遅延させて前記第２のデジタル信号を生成する第２のサンプリング処理を施し、
前記第２のタイミング信号に基づいて前記ＯＦＤＭ信号をサンプリングして、前記第２のデジタル信号を生成する第２のサンプリング処理を施し、
前記第２のデジタル信号に基づいて前記基準シンボルを検出して、前記第２の同期検出信号を生成する第２の同期信号検出処理を施すことを特徴とする。
【００３１】
第１４の発明は、第１１の発明において、前記基準シンボルは特定の疑似ランダム系列をＡＳＫ変調したシンボルであることを特徴とする。
【００３２】
第１５の発明は、第１１の発明において、前記基準シンボルは特定の疑似ランダム系列をＰＳＫ変調したシンボルであることを特徴とする。
【００３５】
【発明の実施の形態】
以下本発明に係る実施の形態を図１、図２、図３、図４、図５、及び図６を参照して説明する。図３に、本発明におけるＯＦＤＭ信号Ｓａのフレーム構成を示す。各データフレームＤＦの先頭にフレーム同期用の同期シンボルである基準シンボルＲＳが付加されている。なお同期シンボルＲＳはクロック成分の抽出が比較的容易に行える信号を選択すればよい。例えば特定のＰＮ系列をＡＳＫ変調あるいはＰＳＫ変調した信号等を用いることができる。
【００３６】
図１に示すように、ＯＦＤＭ受信装置は、第１のサンプリング器１０１、第２のサンプリング器１０２、第１の基準シンボル検出器１０３、第２の基準シンボル検出器１０４、判定器１０５、フレーム同期検出器１０６、遅延器１０７、タイミング信号発生器１０８、ループフィルタ１０９、サンプルホールド器１１０、クロック信号再生器１１１、位相比較器１１２、チューナ１１３、直交検波器１１４、アナログ・デジタル変換器１１５、フーリエ変換器１１６、データ復調器１１７および搬送波再生器１１８を有している。
【００３７】
チューナ１１３は、外部に設けられた受信機（図示せず）に接続されて、ＯＦＤＭ発信装置（図示せず）から送信されたＯＦＤＭ信号Ｓａを受信する。チューナ１１３は、受信ＯＦＤＭ信号Ｓａ（以降ＯＦＤＭ信号と略称す）を伝送路の周波数帯域から中間周波数帯域に変換する。但し、変換後も、データフレーム構造に変わりは無い。
【００３８】
直交検波器１１４は、チューナ１１３に接続されて中間周波数帯域のＯＦＤＭ信号Ｓａの入力を得る。直交検波器１１４は、入力されたＯＦＤＭ信号ＳａをベースバンドＯＦＤＭ信号に変換し、実数部Ｉと虚数部Ｑとを取り出す。
【００３９】
アナログ・デジタル変換器１１５は、直交検波器１１４に接続されて、ベースバンドＯＦＤＭ信号の実数部Ｉと虚数部Ｑの入力を得る。アナログ・デジタル変換器１１５は、同実数部Ｉ及び虚数部ＱをそれぞれデジタルデータＳａ（Ｉ）及びＳａ（Ｑ）に変換する。
【００４０】
フーリエ変換器１１６は、アナログ・デジタル変換器１１５に接続されて、ベースバンドＯＦＤＭ信号のデジタルデータＳａ（Ｉ）及びＳａ（Ｑ）の入力を得て、各シンボル毎に高速フーリエ変換を施す。このようにして、ＯＦＤＭ信号は周波数軸上で各デジタル変調波の実数部Ｓａ（Ｉ）及び虚数部Ｓａ（Ｑ）に分離される。
【００４１】
データ復調器１１７はフーリエ変換器１１６に接続されて、デジタル変調波の実数部Ｓａ（Ｉ）と虚数部Ｓａ（Ｑ）の双方の入力を得て、原データＳＯを再生する。さらに、再生された原データＳＯは、受信局内に設けられた更なる処理設備（図示せず）に出力される。
【００４２】
第１のサンプリング器１０１は、チューナ１１３及びタイミング信号発生器１０８に接続されて、それぞれＯＦＤＭ信号Ｓａと第一のタイミング信号Ｓｃｋ１の入力を得る。サンプリング器１０１は、第一のタイミング信号Ｓｃｋ１の立ち上がりエッジで中間周波数の信号Ｓａをサンプリングして、第１のデジタル信号Ｓｇ１に変換する。
【００４３】
第１の基準シンボル検出器１０３では、ＯＦＤＭ信号Ｓａの基準シンボルＲＳの波形データが予め格納されていると共に、第１のサンプリング器１０１に接続されてデジタル信号Ｓｇ１の入力を得る。第１の基準シンボル検出器１０３は、第１のデジタル信号Ｓｇ１と予め格納された基準シンボルＲＳを比較して、該格納された基準シンボルＲＳが第１のデジタル信号Ｓｇ１と重なり合う時間あるいは期間を検出する。そして、デジタル信号Ｓｇ１が格納された基準シンボルＲＳと一致する時には、第１の基準シンボル検出器１０３は第１の同期シンボル検出信号Ｓｒｓ１を生成する。
このようにして、第２のサンプリング器１０２及び第２の基準シンボル検出器１０４は、それぞれ第１のサンプリング器１０１及び第２の基準シンボル検出器１０４と同様に設けられている。第２のサンプリング器１０２及び第２の基準シンボル検出器１０４は、それぞれ第１のサンプリング器１０１及び第１の基準シンボル検出器１０３と実質的に同じ構造を有している。同様に、第２のサンプリング器１０２は、チューナ１１３に接続されてＯＦＤＭ信号の入力を得ると共に、遅延器１０７を通してタイミング信号発生器１０８に接続されている。
【００４４】
遅延器１０７は、第１のタイミング信号Ｓｃｋ１を、１サイクルより短い所定の時間Ｄｔ、たとえば半サイクルだけ遅延させて、第２のタイミング信号Ｓｃｋ２を生成する。第２のサンプリング器１０２は、第２のタイミング信号Ｓｃｋ２の立ち上がりエッジのタイミングで信号Ｓａをサンプリングして、第２のデジタルデータＳｇ２に変換する。第２の基準シンボル検出器１０４は、予め格納されている基準シンボルＲＳと第２のデジタルデータＳｇ２とを比較して両者の重なりを検出して、同様に、第２の同期シンボル検出信号Ｓｒｓ２を生成する。
【００４５】
このようにして、第２のサンプリング器１０２、第２の基準シンボル検出器１０４、及び遅延器１０７は、第１のタイミング信号Ｓｃｋ１のタイミングより遅延したタイミングで基準シンボルを検出しようとする同期シンボル検出器ＳＳＤを構成している。第１の基準シンボル検出器１０３及び第２の基準シンボル検出器１０４は、たとえば相関器や比較器を用いて実現できる。この場合、基準シンボル検出器１０３（１０４）は、相関器における基準シンボルＲＳ及びデジタル信号Ｓｇ１（Ｓｇ２）との差異である相関値を得ると共に、その得られた値を所定の閾値と比較する。閾値を越えている場合には、基準シンボルＲＳが検出されていると認識して、同期シンボル検出信号Ｓｒｓ１（Ｓｒｓ２）を出力する。
【００４６】
判定器１０５は、第１及び第２の基準シンボル検出器１０３及び１０４に接続されて、それぞれより、第１及び第２の同期シンボル検出信号Ｓｒｓ１及びＳｒｓ２の入力を得る。判定器１０５は、同期シンボルＲＳが検出されているかどうかを判定して、同期シンボル検出信号を出力する。タイミング信号発生器１０８から出力される第１のタイミング信号Ｓｃｋ１は、受信信号Ｓａ（Ｓａ‘）にビット同期しておらず、サンプリングタイミング（Ｓｃｋ）の位相も受信信号（Ｓａ）によって刻々と変化する。受信信号Ｓａが識別点でサンプリングされるとき、受信信号Ｓａを正しくビット変換できる。しかしながら、サンプリングタイミングが変化して、受信信号Ｓａが変化点でサンプリングされる場合には、誤ったビットに変換される。
【００４７】
この場合変換されたデジタルデータＳｇには誤りが含まれており、このデジタルデータからは同期シンボルＲＳを検出できなかったり、誤って検出する恐れがある。しかし、第１のタイミング信号Ｓｃｋ１によってデータの変化点で受信信号をサンプリングするような場合でも、半周期分遅らせた第２のタイミング信号Ｓｃｋ２ではデータの識別点でサンプリングすることになり、受信信号を正しくデジタルデータＳｇ２に変換することができる。
【００４８】
図４を参照して、上述の状態について説明する。同図において受信信号Ｓａは、タイミング信号Ｓｃｋ１及びＳｃｋ２の立ち上がりエッジでサンプリングされるものとする。この場合、デジタルデータＳａから基準シンボルＲＳを正しく検出して、第２のタイミング信号Ｓｃｋ２によってサンプリングできる。つまり、第１及び第２のタイミング信号Ｓｃｋ１及びＳｃｋ２の少なくとも一つは、受信信号Ｓａを識別点ＩＰでサンプリングして、デジタルデータＳｇ１或いはＳｇ２に変換できる。
【００４９】
図１に戻って、判定器１０５は第１および第２の同期シンボル検出信号Ｓｒｓ１及びＳｒｓ２のうち少なくとも一方が入力されれば、同期シンボルＲＳが検出されたと判定する。そして、同期シンボルが検出できた方のタイミング信号Ｓｃｋ１或いはＳｃｋ２のタイミングに同期して同期検出信号Ｓｊを出力する。フレーム同期検出器１０６は判定器１０５に接続されて同期検出信号Ｓｊの入力を得て、フレーム同期を確立する。このようにして確立されたフレーム同期に基づいて、フレーム同期検出器１０６はシンボルタイミング信号ＳｓＴを生成して、フーリエ変換器１１６に出力する。なお、サンプリング器１０１及び１０２は、アナログ・デジタル変換器やラッチ回路で実現することができる。
【００５０】
また第１のタイミング信号Ｓｃｋ１に対し、第２のタイミング信号Ｓｃｋ２を半周期分遅らせる場合には、遅延器１０７は極性を反転させる反転回路を用いて実現することができる。
【００５１】
クロック信号再生器１１１はチューナ１１３に接続されて、受信ＯＦＤＭ信号Ｓａの入力を得る。クロック信号再生器１１１は、受信信号Ｓａからクロック成分を抽出し、ＯＦＤＭ変調器（図示せず）がＯＦＤＭ信号Ｓａを変調した際の基準としたクロック信号Ｓｂを再生する。なおクロック信号再生器１１１は、例えば、受信信号Ｓａ（Ｓａ'）のエッジ成分を抽出する微分回路と波形整形回路等で実現することができる。
【００５２】
位相比較器１１２は、クロック信号再生器１１１及びタイミング信号発生器１０８に接続されて、それぞれ、再生されたクロック信号Ｓｂとタイミング信号Ｓｃｋ１の入力を得る。位相比較器１１２は、再生クロックＳｂと第１のタイミング信号Ｓｃｋ１との位相を比較しその誤差を位相誤差信号Ｓｃとして出力する。
【００５３】
サンプルホールド器１１０は、判定器１０５及び位相比較器１１２に接続されて、それぞれ、同期検出信号Ｓｊ及び位相誤差信号Ｓｃの入力を得る。サンプルホールド器１１０は、同期検出信号Ｓｊに基づいて、位相誤差信号Ｓｃをサンプリングし、その値をホールドする。同期シンボルＲＳの期間は、位相誤差信号Ｓｃをタイミング信号発生器１０８にフィードバックするため、そのまま出力する。同期シンボル期間以外の期間に切り替わるタイミングで位相誤差信号Ｓｃの最終値をサンプリングし、つぎの同期シンボル期間までその値をホールドする。
【００５４】
図５を参照して、上述の状態について説明する。同図において、縦軸は位相誤差Ｅｐｈを示し、横軸は時間を示している。サンプルホールド器１１０は、同期シンボルＲＳの期間Ｐ（Ａ）、時刻ｔ１〜ｔ２、では入力される位相誤差信号Ｓｃをそのまま出力する。これは同期シンボルＲＳの再生クロック信号Ｓｂとサンプリングタイミング信号Ｓｃｋ１の位相比較を行い、比較結果Ｓｃをタイミング信号発生器１０８へフィードバックし、ＰＬＬを動作させるためである。なお、ＰＬＬは、タイミング信号発生器１０８、ループフィルタ１０９、サンプルホールド器１１０、クロック信号再生器１１１、及び位相比較器１１２によって構成されている。
【００５５】
サンプルホールド器１１０は、同期シンボルＲＳの終了タイミングＴ（Ｂ）で位相誤差信号Ｓｃの値Ｅｐｈをサンプリングし、次の同期シンボルＲＳが検出されるまでの期間Ｐ（Ｃ）、時刻ｔ２〜ｔ３、その値をホールドする。これにより同期シンボルＲＳ以外の受信信号Ｓａの再生クロック信号Ｓｂとの位相誤差をフィードバックすることを防ぐ。結果、同期シンボルＲＳ以外の受信信号Ｓａからクロック成分を抽出するのが困難な場合でも、誤った位相誤差がフィードバックされない。
【００５６】
次の同期シンボル期間Ｐ（Ｄ）、時刻ｔ３〜ｔ４では、サンプルホールド器１１０は入力される位相誤差信号Ｓｃをそのままサンプルホールド信号Ｓｄとしてループフィルタ１０９を経てタイミング信号発生器１０８に出力する。そうして、期間Ｐ（Ａ）と同様に、ＰＬＬ（１０８、１０９、１１０、１１１、及び１１２）を動作させる。つまり、先の同期（基準）シンボル期間Ｐ（Ａ）である程度ロック範囲に近づいた位相誤差Ｅｐｈを、後続の同期（基準）シンボル期間Ｐ（Ｄ）で更にロック範囲に近づけることができる。図５に例示した各同期シンボル期間Ｐ（Ａ）、Ｐ（Ｂ）、及びＰ（Ｃ）のいずれかの内にロック範囲に引き込めなくても、これを繰り返すことで、位相誤差Ｅｐｈをロック範囲に引き込み安定的に同期を確立できる。
【００５７】
サンプルホールド器１１０からの出力信号Ｓｃは、平滑化のためのループフィルタ１０９を介してタイミング信号発生器１０８に対する制御信号Ｓｅとして、タイミング信号発生器１０８にフィードバックすることにより、ＰＬＬを構成し、受信信号Ｓａ（Ｓａ'）と位相同期したタイミング信号Ｓｃｋ１が得られ、ビット同期を確立することができる。なおタイミング信号発生器１０８は、ＶＣＯ回路と分周回路等で実現することができる。
【００５８】
図６に、受信ＯＦＤＭ信号Ｓａ、再生クロック信号Ｓｂ、位相誤差信号Ｓｃ、サンプルホールド信号Ｓｄ、及びタイミング信号発生用制御信号Ｓｅの波形を時間軸上に同期して示す。時刻ｔ１０〜ｔ１１、時刻ｔ１１〜ｔ１２、及び時刻ｔ１２〜ｔ１３のそれぞれは、同期シンボル期間Ｐ（Ａ）、データシンボル期間Ｐ（Ｃ）、及び同期シンボル期間Ｐ（Ｄ）に相当する。
【００５９】
図６に例示されるように、ＯＦＤＭ信号Ｓａには、その情報シンボルＤＳの波形はノイズと識別し難い波形を有しているので、周波数成分の抽出し易い波形を有する基準シンボルＲＳが挿入されている。その結果、生成したタイミング信号Ｓｃｋ１と再生したクロック信号Ｓｂとを比較することによって、時刻ｔ１０〜ｔ１１及びｔ１２〜ｔ１３の同期期間において、典型的なパターンの波形を有し、時刻ｔ１１〜ｔ１２のデータ期間ではランダムな波形を有する位相誤差信号Ｓｃが得られる。
【００６０】
サンプルホールド信号Ｓｄは、時刻ｔ１０〜ｔ１１及びｔ１２〜ｔ１３の同期期間における位相誤差信号Ｓｃと同じ波形を有し、データシンボル期間における同期シンボルの最終（時刻ｔ１１及び時刻ｔ１３）値ＰＨを有する。このようにして、データシンボル期間におけるランダムパターンの位相誤差値Ｅｐｈは、ＰＬＬにフィードバックされない。
【００６１】
制御信号Ｓｅは、タイミング信号Ｓｃｋ１を生成するために、同期期間において位相比較にのみ用いられる。データシンボル期間では、位相比較は有効ではないので、その間は位相誤差が保存される。
【００６２】
図２を参照して、図１に示した同期シンボル検出器ＳＳＤの変形例について説明する。図１では、同期シンボル検出器ＳＳＤが一つだけ設けられた例が示されているが、図２においては、所定数ｎ（ｎは整数）個の同期シンボル検出器ＳＳＤ１〜ＳＳＤｎを平行して設けられている。これら所定数の同期シンボル検出器ＳＳＤ１〜ＳＳＤｎは、図２に典型的に示されているように、それぞれ図１に示した同期シンボル検出器ＳＳＤと実質的に同一の部材によって構成されている。遅延器１０７−１〜１０７−ｎのそれぞれは、タイミング信号発生器１０８に接続されて、タイミング信号Ｓｃｋ１をそれぞれ異なる遅延時間Ｄｔだけ遅延させて、第２〜第ｎ＋１のタイミング信号Ｓｃｋ２〜Ｓｃｋｎ＋１を生成する。
【００６３】
つまり、遅延器１０７−ｍ＋１（ｍは１より大きく、かつｎより小さい整数）の遅延時間は、選考する遅延器１０７−ｍのそれより大きい。なお、遅延器１０７−１〜１０７−ｎの各間の遅延時間Ｄｔは、好ましくは１／ｎサイクルである。しかしながら、この遅延時間間隔は必ずしも一定の割合で増加させる必要は無い。結果、第２〜第（ｎ＋１）のデジタル信号Ｓｇ２〜Ｓｇｎ＋１がそれぞれ検出器ＳＳＤ１〜ＳＳＤｎ内で生成されて、更に第２〜第（ｎ＋１）の同期シンボル検出信号Ｓｒｓ２〜Ｓｒｓｎ＋１が出力される。信号Ｓｒｓ２〜Ｓｒｓｎ＋１のそれぞれの間隔は非常に短いので、判定器１０５は正しい同期シンボルを迅速に判定できる。
【００６４】
更に、本発明に係るＯＦＤＭ受信装置を構成する全部材はコンピュータプログラムのようなソフトウェアや、電気回路のようなハードウェアによって実現できる。
【図面の簡単な説明】
【図１】本発明に係る実施の形態におけるＯＦＤＭ受信装置の構成を示すブロック図である。
【図２】図１に示したＯＦＤＭ受信装置に用いられる同期シンボル検出器の変形例を示すブロック図である。
【図３】図１に示してＯＦＤＭ受信装置によって、処理されるＯＦＤＭ信号のフレーム構造の説明図である。
【図４】本発明における受信ＯＦＤＭ信号とサンプリングタイミングの関係の説明図である。
【図５】図１に示すＯＦＤＭ受信装置に用いられるサンプルホールド装置の動作の説明図である。
【図６】図１に示すＯＦＤＭ受信装置で観察される各種信号を示す図である。
【図７】ＯＦＤＭ信号の構成を示す図である。
【図８】従来のＯＦＤＭ伝送システムで用いられるＯＦＤＭ信号のフレーム構造を示す図である。
【符号の説明】
１０１ 第１のサンプリング器
１０２ 第２のサンプリング器
１０３ 第１の基準シンボル検出器
１０４ 基準シンボル検出器
１０５ 判定器
１０６ フレーム同期検出器
１０７ 遅延器
１０８ タイミング信号発生器
１０９ ループフィルタ
１１０ サンプルホールド器
１１１ クロック信号再生器
１１２ 位相比較器
１１３ チューナ
１１４ 直交検波器
１１５ アナログ・デジタル変換器
１１６ フーリエ変換器
１１７ データ復調器
１１８ 搬送波再生器
ＳＳＤ 同期シンボル検出器
Claims (15)
- 複数のデータシンボル中に、基準シンボルがクロック信号に基づいて所定間隔で挿入されたＯＦＤＭ信号の受信装置であって、
制御信号に基づき、第１のタイミング信号を発生するタイミング信号発生手段と、
前記第１のタイミング信号に基づき前記ＯＦＤＭ信号中の前記基準シンボルの検出を行い、前記基準シンボルが検出された場合に第１の同期シンボル検出信号を生成する第１の同期シンボル検出手段と、
前記第１のタイミング信号より前記クロック信号の１サイクルより小さくかつゼロより大きい時間遅れた第２のタイミング信号に基づいて、前記ＯＦＤＭ信号中の前記基準シンボルの検出を行い、前記基準シンボルが検出された場合に第２の同期シンボル検出信号を生成する第２の同期シンボル検出手段と、
前記第１または第２の同期シンボル検出信号が生成されると、前記基準シンボルが検出された方の前記タイミング信号を選択する判定手段とを備えるＯＦＤＭ信号受信装置。 - 前記選択された同期シンボル検出信号に基づいて、フレーム同期を確立する同期検出手段と、
前記クロック信号の位相と前記第１のタイミング信号の位相を比較して、位相誤差信号を生成する位相検出手段と、
前記選択された同期シンボル検出信号に基づいて、前記位相誤差信号を保持する保持手段と、
前記保持手段からの出力信号を平滑化するループフィルタ手段とを、更に備える請求項１に記載のＯＦＤＭ信号受信装置。 - 前記第１の同期シンボル検出手段は、
前記第１のタイミング信号に基づいて、前記ＯＦＤＭ信号をサンプリングして第１のデジタル信号を生成する第１のサンプリング手段と、
前記第１のデジタル信号に基づいて前記第１の同期シンボル検出信号を生成する第１の同期信号検出手段を備え、
前記第２の同期シンボル検出手段は、
前記第１のタイミング信号を前記クロック信号の１サイクルより小さくかつゼロより大きい時間遅延させて前記第２のタイミング信号を生成する遅延手段と、
前記第２のタイミング信号に基づいて前記ＯＦＤＭ信号をサンプリングして、前記第２のデジタル信号を生成する第２のサンプリング手段と、
前記第２のデジタル信号に基づいて前記基準シンボルを検出して、前記第２の同期検出信号を生成する第２の同期信号検出手段を備える請求項１に記載のＯＦＤＭ信号受信装置。 - 前記基準シンボルは特定の擬似ランダム系列をＡＳＫ変調したシンボルである請求項１に記載のＯＦＤＭ信号受信装置。
- 前記基準シンボルは特定の擬似ランダム系列をＰＳＫ変調したシンボルである請求項１に記載のＯＦＤＭ信号受信装置。
- 前記第１及び第２のサンプリング手段の少なくとも一つはアナログ・デジタル変換器である請求項３に記載のＯＦＤＭ信号受信装置。
- 前記第１及び第２のサンプリング手段の少なくとも一つはラッチ回路で構成される請求項１に記載のフレームＯＦＤＭ信号受信装置。
- 前記遅延手段は、前記第１のタイミング信号の極性を反転させる反転回路で構成される請求項３に記載のＯＦＤＭ信号受信装置。
- 複数のデータシンボル中に、基準シンボルがクロック信号に基づいて所定間隔で挿入されたＯＦＤＭ信号の受信装置であって、
前記ＯＦＤＭ信号を受信し中間周波数帯域の信号に変換するチューナと、
前記チューナの出力を直交検波しベースバンドのＯＦＤＭ信号に変換する直交検波手段と、
前記直交検波手段の出力をデジタル変換するアナログ・デジタル変換手段と、
前記アナログ・デジタル変換手段の出力をフーリエ変換するフーリエ変換手段と、
前記フーリエ変換手段の出力からデータを再生するデータ復調手段と、
制御信号に基づき、第１のタイミング信号を発生する第１のタイミング発生手段と、
前記第１のタイミング信号に基づき前記ＯＦＤＭ信号中の前記基準シンボルの検出を行い、前記基準シンボルが検出された場合に第１の同期シンボル検出信号を生成する第１の同期シンボル検出手段と、
前記第１のタイミング信号より前記クロック信号の１サイクルより小さくかつゼロより大きい時間遅れた第２のタイミング信号に基づいて、前記ＯＦＤＭ信号中の前記基準シンボルの検出を行い、前記基準シンボルが検出された場合に第２の同期シンボル検出信号を生成する第２の同期シンボル検出手段と、
前記第１または第２の同期シンボル検出信号が生成されると、前記基準シンボルが検出された方の前記タイミング信号を選択する判定手段と、
前記判定手段の出力に基づき、フレーム同期を確立するフレーム同期検出手段とを備え、
前記フーリエ変換手段は、前記フレーム同期検出手段の出力に基づき、フーリエ変換を施すＯＦＤＭ信号受信装置。 - 前記ＯＦＤＭ信号受信装置はさらに、
前記クロック信号の位相と前記第１のタイミング信号の位相を比較して、位相誤差信号を生成する位相検出手段と、
前記判定手段の出力に基づいて、前記位相誤差信号を保持する保持手段と、
前記保持手段からの出力を平滑化し、前記制御信号として前記第１タイミング発生手段へ出力するループフィルタ手段とを備える請求項９に記載のＯＦＤＭ信号受信装置。 - 複数のデータシンボル中に、基準シンボルがクロック信号に基づいて所定間隔で挿入されたＯＦＤＭ信号の受信方法であって、
制御信号に基づき、第１のタイミング信号を発生し、
前記第１のタイミング信号に基づき前記ＯＦＤＭ信号中の前記基準シンボルの検出を行い、前記基準シンボルが検出された場合に第１の同期シンボル検出信号を生成する第１の同期シンボル検出処理を施し、
前記第１のタイミング信号より前記クロック信号の１サイクルより小さくかつゼロより大きい時間遅れた第２のタイミング信号に基づいて、前記ＯＦＤＭ信号中の前記基準シンボルの検出を行い、前記基準シンボルが検出された場合に第２の同期シンボル検出信号を生成する第２の同期シンボル検出処理を施し、
前記第１または第２の同期シンボル検出信号が生成されると、前記基準シンボルが検出された方の前記タイミング信号を選択するＯＦＤＭ信号受信方法。 - 前記選択された同期シンボル検出信号に基づいて、フレーム同期を確立し、
前記クロック信号の位相と前記第１のタイミング信号の位相を比較して、位相誤差信号を生成し、
前記選択された同期シンボル検出信号に基づいて、前記位相誤差信号を保持する保持処理を施し、
前記保持処理の結果を平滑化する請求項１１に記載のＯＦＤＭ信号受信方法。 - 前記第１の同期シンボル検出処理は、
前記第１のタイミング信号に基づいて、前記ＯＦＤＭ信号をサンプリングして第１のデジタル信号を生成する第１のサンプリング処理を施し、
前記第１のデジタル信号に基づいて前記第１の同期シンボル検出信号を生成する第１の同期信号検出処理を施し、
前記第２の同期シンボル検出処理は、
前記第１のタイミング信号を前記クロック信号の１サイクルより小さくかつゼロより大きい時間遅延させて前記第２のタイミング信号を生成する遅延処理を施し、
前記第２のタイミング信号に基づいて前記ＯＦＤＭ信号をサンプリングして、前記第２のデジタル信号を生成する第２のサンプリング処理を施し、
前記第２のデジタル信号に基づいて前記基準シンボルを検出して、前記第２の同期検出信号を生成する第２の同期信号検出処理を施す請求項１１に記載のＯＦＤＭ信号受信方法。 - 前記基準シンボルは特定の疑似ランダム系列をＡＳＫ変調したシンボルである請求項１１に記載のＯＦＤＭ信号受信方法。
- 前記基準シンボルは特定の疑似ランダム系列をＰＳＫ変調したシンボルである請求項１１に記載のＯＦＤＭ信号受信方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05855898A JP3918969B2 (ja) | 1997-03-10 | 1998-03-10 | Ｏｆｄｍ復調装置及びｏｆｄｍ復調方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5456097 | 1997-03-10 | ||
| JP9-54560 | 1997-03-10 | ||
| JP05855898A JP3918969B2 (ja) | 1997-03-10 | 1998-03-10 | Ｏｆｄｍ復調装置及びｏｆｄｍ復調方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10313287A JPH10313287A (ja) | 1998-11-24 |
| JP3918969B2 true JP3918969B2 (ja) | 2007-05-23 |
Family
ID=26395326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05855898A Expired - Fee Related JP3918969B2 (ja) | 1997-03-10 | 1998-03-10 | Ｏｆｄｍ復調装置及びｏｆｄｍ復調方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3918969B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3606761B2 (ja) * | 1998-11-26 | 2005-01-05 | 松下電器産業株式会社 | Ｏｆｄｍ受信装置 |
| KR100325371B1 (ko) * | 1999-05-28 | 2002-03-04 | 박태진 | 직교주파수분할다중 통신시스템의 미세주파수 동기 시스템 |
-
1998
- 1998-03-10 JP JP05855898A patent/JP3918969B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10313287A (ja) | 1998-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6169751B1 (en) | OFDM receiving apparatus | |
| US5608764A (en) | OFDM synchronization demodulation circuit | |
| JP4920828B2 (ja) | 直交周波数分割多重システムにおけるサンプリングオフセット補正 | |
| EP1063824B1 (en) | Symbol synchronisation in multicarrier receivers | |
| JP4808888B2 (ja) | 直交周波数分割多重化システムにおけるサンプリング周波数オフセットの補正 | |
| JPH1051419A (ja) | Ｏｆｄｍ復調装置及びその方法 | |
| JPH08256094A (ja) | 時分割多元接続システムおよび符号分割多元接続システムの両方における記号およびフレームの同期 | |
| JP2009071883A (ja) | 送信方法、受信方法、伝送方法および受信装置 | |
| JP5461589B2 (ja) | 遅延検波回路および受信装置 | |
| JP2008154285A (ja) | シンボルタイミング検出装置及び無線端末装置 | |
| JP3918969B2 (ja) | Ｏｆｄｍ復調装置及びｏｆｄｍ復調方法 | |
| JP3412558B2 (ja) | クロック周波数制御方法及びこれに用いる受信装置 | |
| JP6365818B2 (ja) | 信号変換装置及びシンボルタイミング検出方法 | |
| JP2001057577A (ja) | 通信システムの位相変調信号の復調方法 | |
| JP2001203663A (ja) | 直交周波数分割多重伝送システム | |
| JP2003218969A (ja) | 復調装置 | |
| US6959051B2 (en) | Clock regenerator for use in demodulating digital modulated signals | |
| JPH10308716A (ja) | 受信装置および受信方法 | |
| JPH11205297A (ja) | クロック再生回路 | |
| JP3580107B2 (ja) | Ｏｆｄｍ復調装置及びその方法 | |
| JP2003264528A (ja) | 信号検出装置、モード検出装置およびそのモード検出装置を搭載した受信装置、並びに信号検出方法およびモード検出方法 | |
| JP2009284461A (ja) | シンボル同期方法及びデジタル復調装置 | |
| JP3566139B2 (ja) | タイミング再生回路 | |
| JP4180967B2 (ja) | 信号復調装置 | |
| JP2008072186A (ja) | 同期追従回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050209 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050210 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061115 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070109 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070207 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |