JPH10313287A - Ｏｆｄｍ受信装置 - Google Patents

Abstract

(57)【要約】 【課題】 迅速にフレーム同期及びビット同期を確立す
る。 【解決手段】 受信ＯＦＤＭ信号（Ｓａ）を変換し、２
つのサンプリングタイミング信号（Ｓｃｋ１，Ｓｃｋ
２）に基づいて、ＯＦＤＭ信号（Ｓａ）中に間欠的に挿
入された基準シンボル（ＲＳ）を検出するＯＦＤＭ受信
装置。この検出された基準シンボル（ＲＳ）に基づい
て、フレーム同期が確立される。基準シンボル（ＲＳ）
中のクロック成分（Ｓｂ）が検出され、基準シンボル期
間（Ｐ（Ａ））中に於いてのみサンプリングタイミング
信号（Ｓｃｋ１、Ｓｃｋ２）と比較されて位相誤差（Ｓ
ｃ）が得られる。位相誤差（Ｓｃ）に基づいて、サンプ
リングタイミング信号（ＳｃＫ１、Ｓｃｋ２）が制御さ
れてビット同期が確立される。このために、少なくとも
２つのサンプラ（１０１、１０２）、遅延器（１０
７）、及び位相誤差保持器（１０９）が設けられてい
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はＯＦＤＭ（Orthogon
al Frequency Division Multiplex:直交周波数多重）受
信装置に関するもので、特にフレーム同期回路およびビ
ット同期回路に関するものである。

【０００２】

【従来の技術】近年、移動体向けのデジタル音声放送や
地上デジタルテレビ放送等において、ＯＦＤＭ（Orthog
onal Frequency Division Multiplex:直交周波数多重）
信号を用いた通信が注目されている。なぜならＯＦＤＭ
信号は周波数効率が良く、多量のデータの高速伝送が可
能で、波形等化器なしでも反射波による特性劣化が少な
く、その信号波形がランダム雑音に近い形となるので、
他のサービスに混信妨害を与えにくい等の特質を有して
いるからである。

【０００３】図７は、ＯＦＤＭ信号の構成を示す図であ
り、矢印ＧＡはＯＦＤＭ信号の各シンボルを時間軸に沿
って示し、矢印ＧＢは矢印ＧＡで示したＯＦＤＭ信号の
部分αを拡大して示している。矢印ＧＡに示されるよう
にＯＦＤＭ信号ＳはシンボルＳm（ｍ＝ １，２，…）を
時間軸に沿って並べることにより構成されている。各シ
ンボルＳm は周波数の異なる複数（数十〜数千、例えば
５１２）のキャリア（シンボル時間ｔs において互いに
直交している）を、それぞれ伝送すべきデータでデジタ
ル変調（例えばＱＰＳＫ，１６ＱＡＭ等）し、変調され
た各キャリアを逆ＦＦＴ（高速逆フーリエ変換）演算に
よって周波数軸上で多重することにより構成されてい
る。このため各シンボルＳm は、矢印ＧＢに示されるよ
うに、全てランダム状の振幅分布を示す。なおこのよう
なＯＦＤＭ信号Ｓは、伝送路上においては各シンボルＳ
m について、実数部と虚数部を重畳した複素信号の形態
をとる。

【０００４】ところでこのようなＯＦＤＭ信号は、有線
や無線の伝送路を介して送信側から受信側に送られる。
有線の伝送路においては伝送路の伝送特性からその占有
周波数帯が規制される。また、無線の伝送路において
は、法規制によりその占有周波数帯が規制される。この
ため送信側は、ＯＦＤＭ信号を中間周波数帯から伝送路
の占有周波数帯に変換するようにしている。一方、受信
側ではデータの復調にあたって、受信したＯＦＤＭ信号
を伝送路の占有周波数帯域から復調作業のための中間周
波数帯に変換するようにしている。

【０００５】受信したＯＦＤＭ信号にＦＦＴ演算を施す
ことによりＯＦＤＭ復調することができる。したがっ
て、ＯＦＤＭ受信装置にはＦＦＴ演算を行うためのＯＦ
ＤＭシンボルのシンボルタイミングを再生する必要があ
る。このため一般にＯＦＤＭ伝送においてはタイミング
同期用の基準シンボルを周期的に送信する。

【０００６】図８にＯＦＤＭ信号Ｓのフレーム構成を示
す。フレームＤＦｒの先頭にはヌルシンボルＮＳと呼ば
れる無信号期間が設けられ、このヌルシンボルＮＳを検
出することでフレーム同期を行う。またこのヌルシンボ
ルＮＳによりシンボルタイミングの粗同期も検出され
る。ヌルシンボルＮＳに続いてタイミング同期用の基準
シンボルＲＳ（以下同期シンボル）が送信され、これに
より正確なシンボルタイミングが検出される。同期シン
ボルＲＳ以降は情報シンボルＤＳが送信される。

【０００７】従来、このようなフレーム構成を用いて同
期を検出するＯＦＤＭ受信装置としては、特開平８−２
６５２９１号公報に開示されている。

【０００８】

【発明が解決しようとする課題】しかしながら、このよ
うな従来のＯＦＤＭ受信装置においては、ヌルシンボル
ＮＳと同期シンボルＲＳの２つの同期検出用シンボルが
必要であり、その分情報シンボルＤＳを伝送することが
できず、伝送効率を低下させる。

【０００９】またヌルシンボルＮＳの検出によりフレー
ム同期を確立しないと、同期シンボル検出が行えないた
め同期確立まで２重の同期確立時間が必要である。

【００１０】同期シンボル検出においては、アナログ・
デジタル変換の際のサンプルタイミング信号が、データ
の識別点でサンプリングできるようにデータのクロック
周波数と一致し、位相が正確に同期している必要があ
る。このビット同期がとれていないと、受信信号に対し
てサンプルタイミングの位相が刻々と変化し、本来のデ
ータを誤ったデータに変換してしまう可能性がある。受
信信号を変換したデジタルデータに誤りがある場合、同
期シンボルの検出ができなかったり、誤って同期シンボ
ルを検出して、正確なシンボルタイミングを得ることが
できない。

【００１１】また、このようにビット同期をとるために
は受信信号のクロック成分を抽出し、ＰＬＬ（フェーズ
・ロックド・ループ）回路等を用いてデータのクロック
周波数と一致させ、かつデータのサンプルタイミングの
位相を一致させなければならない。

【００１２】しかし、ＯＦＤＭ受信信号は信号波形がラ
ンダム雑音に似た形となり、クロック成分を抽出するの
は困難である。そのため同期シンボルだけをもちいてク
ロック再生を行い、ビット同期を確立しなければならな
い。

【００１３】本発明は上記従来の課題を解決するもの
で、１つの同期シンボルだけを用いて同期確立を行う。
ビット同期がとれていない状態でも正確に同期シンボル
を検出することでき、フレーム同期を確立できる。また
同期シンボルの検出が行えるとこれを用いてビット同期
を確立できるので、フレーム同期とビット同期が同時に
行え、迅速に同期確立が行えるＯＦＤＭ受信装置を提供
することを目的とする。

【００１４】

【課題を解決するための手段および発明の効果】第１の
発明は、複数のデータシンボル中に、基準シンボルがク
ロック信号に基づいて所定間隔で挿入されたＯＦＤＭ信
号の受信装置であって、制御信号に基づき、第１のタイ
ミング信号を発生するタイミング信号発生部と、該第１
のタイミング信号に基づき、該ＯＦＤＭ信号中の該基準
シンボルを検出して第１の同期シンボル検出信号を生成
する第１の同期シンボル検出部と、該第１のタイミング
信号より所定時間遅れた第２のタイミング信号に基づい
て、該ＯＦＤＭ信号中の該基準シンボルを検出して第２
の同期シンボル検出信号を生成する第２の同期シンボル
検出部と、該第１及び第２の同期シンボル検出信号の
内、該ＯＦＤＭ信号に同期している方を選択する判定部
とを備えることを特徴とするＯＦＤＭ信号受信装置。

【００１５】上記のように、第１の発明では、所定パタ
ーンの波形を有する基準シンボルとランダムパターンの
波形を有するデータシンボルに基づいて、送信されたＯ
ＦＤＭ信号と受信されたＯＦＤＭ信号のフレーム同期及
びビット同期をとることが出きる。

【００１６】第２の発明は、第１の発明において、選択
された同期シンボル検出信号に基づいて、フレーム同期
を確立する同期検出部と、クロック信号の位相と第１の
タイミング信号の位相を比較して、位相誤差信号を生成
する位相検出部と、選択された同期シンボル検出信号に
基づいて、該位相誤差信号を保持する保持部と、該保持
部からの出力信号を平滑化するループフィルタ部とを、
更に備えることを特徴とする。

【００１７】第３の発明は、第１の発明において、第１
の同期シンボル検出部は、第１のタイミング信号に基づ
いて、該ＯＦＤＭ信号をサンプリングして第１のデジタ
ル信号を生成する第１のサンプリング部と、該第１のデ
ジタル信号に基づいて第１の同期シンボル検出信号を生
成する第１の同期信号検出部を備え、第２の同期シンボ
ル検出部は、第１のタイミング信号を所定時間遅延させ
て第２のタイミング信号を生成する遅延部と、該第２の
タイミング信号に基づいてＯＦＤＭ信号をサンプリング
して、第２のデジタル信号を生成する第２のサンプリン
グ部と、該第２のデジタル信号に基づいて基準シンボル
を検出して、第２の同期検出信号を生成する第２の同期
信号検出部を備える。

【００１８】第４の発明は、第１の発明において、基準
シンボルは特定の擬似ランダム系列をＡＳＫ変調したシ
ンボルであることを特徴とする。

【００１９】第５の発明は、第１の発明において、基準
シンボルは特定の擬似ランダム系列をＰＳＫ変調したシ
ンボルであることを特徴とする。

【００２０】第６の発明は、第３の発明において、第１
及び第２のサンプリング部の少なくとも一つはアナログ
・デジタル変換部であることを特徴とする。

【００２１】第７の発明は、第１の発明において、第１
及び第２のサンプリング部の少なくとも一つはラッチ回
路で構成されることを特徴とする。

【００２２】第８の発明は、第１の発明において、遅延
部は、第１のタイミング信号の極性を反転させる反転回
路で構成されることを特徴とする。

【００２３】第９の発明は、第１の発明において、第２
の同期シンボル検出部は、第１のタイミング信号より異
なる所定の時間遅延した所定数のタイミング信号に基づ
いて、ＯＦＤＭ信号中の基準シンボルを検出して、該所
定数の同期シンボル検出信号を生成する。

【００２４】上記のように、第９の発明では、複数のタ
イミング信号に基づいて、基準シンボルを検出するの
で、より迅速に、送信されたＯＦＤＭ信号と受信された
ＯＦＤＭ信号のフレーム同期及びビット同期をとること
が出来る。

【００２５】第１０の発明では、第９の発明において、
所定時間（Ｄｔ）はクロック信号（Ｓｂ）の１サイクル
より小さくかつゼロより大きい範囲内にあることを特徴
とする請求項９に記載のＯＦＤＭ受信装置。

【００２６】

【発明の実施の形態】以下本発明に係る実施の形態を図
１、図２、図３、図４、図５、及び図６を参照して説明
する。図３に、本発明におけるＯＦＤＭ信号Ｓａのフレ
ーム構成を示す。各データフレームＤＦの先頭にフレー
ム同期用の同期シンボルである基準シンボルＲＳが付加
されている。なお同期シンボルＲＳはクロック成分の抽
出が比較的容易に行える信号を選択すればよい。例えば
特定のＰＮ系列をＡＳＫ変調あるいはＰＳＫ変調した信
号等を用いることができる。

【００２７】図１に示すように、ＯＦＤＭ受信装置は、
第１のサンプリング器１０１、第２のサンプリング器１
０２、第１の基準シンボル検出器１０３、第２の基準シ
ンボル検出器１０４、判定器１０５、フレーム同期検出
器１０６、遅延器１０７、タイミング信号発生器１０
８、ループフィルタ１０９、サンプルホールド器１１
０、クロック信号再生器１１１、位相比較器１１２、チ
ューナ１１３、直交検波器１１４、アナログ・デジタル
変換器１１５、フーリエ変換器１１６、データ復調器１
１７および搬送波再生器１１８を有している。

【００２８】チューナ１１３は、外部に設けられた受信
機（図示せず）に接続されて、ＯＦＤＭ発信装置（図示
せず）から送信されたＯＦＤＭ信号Ｓａを受信する。チ
ューナ１１３は、受信ＯＦＤＭ信号Ｓａ（以降ＯＦＤＭ
信号と略称す）を伝送路の周波数帯域から中間周波数帯
域に変換する。但し、変換後も、データフレーム構造に
変わりは無い。

【００２９】直交検波器１１４は、チューナ１１３に接
続されて中間周波数帯域のＯＦＤＭ信号Ｓａの入力を得
る。直交検波器１１４は、入力されたＯＦＤＭ信号Ｓａ
をベースバンドＯＦＤＭ信号に変換し、実数部Ｉと虚数
部Ｑとを取り出す。

【００３０】アナログ・デジタル変換器１１５は、直交
検波器１１４に接続されて、ベースバンドＯＦＤＭ信号
の実数部Ｉと虚数部Ｑの入力を得る。アナログ・デジタ
ル変換器１１５は、同実数部Ｉ及び虚数部Ｑをそれぞれ
デジタルデータＳａ（Ｉ）及びＳａ（Ｑ）に変換する。

【００３１】フーリエ変換器１１６は、アナログ・デジ
タル変換器１１５に接続されて、ベースバンドＯＦＤＭ
信号のデジタルデータＳａ（Ｉ）及びＳａ（Ｑ）の入力
を得て、各シンボル毎に高速フーリエ変換を施す。この
ようにして、ＯＦＤＭ信号は周波数軸上で各デジタル変
調波の実数部Ｓａ（Ｉ）及び虚数部Ｓａ（Ｑ）に分離さ
れる。

【００３２】データ復調器１１７はフーリエ変換器１１
６に接続されて、デジタル変調波の実数部Ｓａ（Ｉ）と
虚数部Ｓａ（Ｑ）の双方の入力を得て、原データＳＯを
再生する。さらに、再生された原データＳＯは、受信局
内に設けられた更なる処理設備（図示せず）に出力され
る。

【００３３】第１のサンプリング器１０１は、チューナ
１１３及びタイミング信号発生器１０８に接続されて、
それぞれＯＦＤＭ信号Ｓａと第一のタイミング信号Ｓｃ
ｋ１の入力を得る。サンプリング器１０１は、第一のタ
イミング信号Ｓｃｋ１の立ち上がりエッジで中間周波数
の信号Ｓａをサンプリングして、第１のデジタル信号Ｓ
ｇ１に変換する。

【００３４】第１の基準シンボル検出器１０３では、Ｏ
ＦＤＭ信号Ｓａの基準シンボルＲＳの波形データが予め
格納されていると共に、第１のサンプリング器１０１に
接続されてデジタル信号Ｓｇ１の入力を得る。第１の基
準シンボル検出器１０３は、第１のデジタル信号Ｓｇ１
と予め格納された基準シンボルＲＳを比較して、該格納
された基準シンボルＲＳが第１のデジタル信号Ｓｇ１と
重なり合う時間あるいは期間を検出する。そして、デジ
タル信号Ｓｇ１が格納された基準シンボルＲＳと一致す
る時には、第１の基準シンボル検出器１０３は第１の同
期シンボル検出信号Ｓｒｓ１を生成する。このようにし
て、第２のサンプリング器１０２及び第２の基準シンボ
ル検出器１０４は、それぞれ第１のサンプリング器１０
１及び第２の基準シンボル検出器１０４と同様に設けら
れている。第２のサンプリング器１０２及び第２の基準
シンボル検出器１０４は、それぞれ第１のサンプリング
器１０１及び第１の基準シンボル検出器１０３と実質的
に同じ構造を有している。同様に、第２のサンプリング
器１０２は、チューナ１１３に接続されてＯＦＤＭ信号
の入力を得ると共に、遅延器１０７を通してタイミング
信号発生器１０８に接続されている。

【００３５】遅延器１０７は、第１のタイミング信号Ｓ
ｃｋ１を、１サイクルより短い所定の時間Ｄｔ、たとえ
ば半サイクルだけ遅延させて、第２のタイミング信号Ｓ
ｃｋ１を生成する。第２のサンプリング器１０２は、第
２のタイミング信号Ｓｃｋ１の立ち上がりエッジのタイ
ミングで信号Ｓａをサンプリングして、第２のデジタル
データＳｇ２に変換する。第２の基準シンボル検出器１
０４は、予め格納されている基準シンボルＲＳと第２の
デジタルデータＳｇ２とを比較して両者の重なりを検出
して、同様に、第２の同期シンボル検出信号Ｓｒｓ２を
生成する。

【００３６】このようにして、第２のサンプリング器１
０２、第２の基準シンボル検出器１０４、及び遅延器１
０７は、第１のタイミング信号Ｓｃｋ１のタイミングよ
り遅延したタイミングで基準シンボルを検出しようとす
る同期シンボル検出器ＳＳＤを構成している。第１の基
準シンボル検出器１０３及び第２の基準シンボル検出器
１０４は、たとえば相関器や比較器を用いて実現でき
る。この場合、基準シンボル検出器１０３（１０４）
は、相関器における基準シンボルＲＳ及びデジタル信号
Ｓｇ１（Ｓｇ２）との差異である相関値を得ると共に、
その得られた値を所定の閾値と比較する。閾値を越えて
いる場合には、基準シンボルＲＳが検出されていると認
識して、同期シンボル検出信号Ｓｒｓ１（Ｓｒｓ２）を
出力する。

【００３７】判定器１０５は、第１及び第２の基準シン
ボル検出器１０３及び１０４に接続されて、それぞれよ
り、第１及び第２の同期シンボル検出信号Ｓｒｓ１及び
Ｓｒｓ２の入力を得る。判定器１０５は、同期シンボル
ＲＳが検出されているかどうかを判定して、同期シンボ
ル検出信号を出力する。判定器１０５は、検出信号Ｓｒ
ｓ１及びＳｒｓ２が同時に入力された場合には、その二
つの信号Ｓｒｓ１及びＳｒｓ２のいずれが同期シンボル
ＲＳを正しく検出しているかを判断する。つまり、タイ
ミング信号発生器１０８から出力される第１のタイミン
グ信号Ｓｃｋ１は、受信信号Ｓａ（Ｓａ’）にビット同
期しておらず、サンプリングタイミング部（Ｓｃｋ）の
位相も受信信号（Ｓａ）によって刻々と変化する。デー
タＳａが識別点でサンプリングされるとき、受信信号Ｓ
ａを正しくビット変換できる。しかしながら、サンプリ
ングタイミングが変化して、データ（Ｓａ）が変化点で
サンプリングされる場合には、誤ったビットに変換され
る。

【００３８】この場合変換されたデジタルデータＳｇに
は誤りが含まれており、このデジタルデータからは同期
シンボルＲＳを検出できなかったり、誤って検出する恐
れがある。しかし、第１のタイミング信号Ｓｃｋ１によ
ってデータの変化点で受信信号をサンプリングするよう
な場合でも、半周期分遅らせた第２のタイミング信号Ｓ
ｃｋ１ではデータの識別点でサンプリングすることにな
り、受信信号を正しくデジタルデータＳｇ２に変換する
ことができる。

【００３９】図４を参照して、上述の状態について説明
する。同図において受信信号Ｓａは、タイミング信号Ｓ
ｃｋ１及びＳｃＫ２の立ち上がりエッジでサンプリング
されるものとする。この場合、デジタルデータＳａから
基準シンボルＲＳを正しく検出して、第２のタイミング
信号Ｓｃｋ２によってサンプリングできる。つまり、第
１及び第２のタイミング信号Ｓｃｋ１及びＳｃｋ２の少
なくとも一つは、受信信号Ｓａを識別点ＩＰでサンプリ
ングして、デジタルデータＳｇ１或いはＳｇ２に変換で
きる。

【００４０】図１に戻って、判定器１０５は第１および
第２の同期シンボル検出信号Ｓｃｋ１及びＳｃｋ２のう
ち少なくとも一方が入力されれば、同期シンボルＲＳが
検出されたと判定する。そして、同期シンボルが検出で
きた方の信号Ｓｃｋ１或いはＳｃｋ２のタイミングに同
期して同期検出信号Ｓｊを出力する。フレーム同期検出
器１０６は判定器１０５に接続されて同期検出信号Ｓｊ
の入力を得て、フレーム同期を確立する。このようにし
て確立されたフレーム同期に基づいて、フレーム同期検
出器１０６はシンボルタイミング信号ＳｓＴを生成し
て、フーリエ変換器１１６に出力する。なお、サンプリ
ング器１０１及び１０２は、アナログ・デジタル変換器
やラッチ回路で実現することができる。

【００４１】また第１のタイミング信号Ｓｃｋ１に対
し、第２のタイミング信号Ｓｃｋ２を半周期分遅らせる
場合には、遅延器１０７は極性を反転させる反転回路を
用いて実現することができる。

【００４２】クロック信号再生器１１１はチューナ１１
３に接続されて、受信ＯＦＤＭ信号Ｓａの入力を得る。
クロック信号再生器１１１は、受信信号Ｓａからクロッ
ク成分を抽出し、ＯＦＤＭ変調器（図示せず）がＯＦＤ
Ｍ信号Ｓａを変調した際の基準としたクロック信号Ｓｂ
を再生する。なおクロック信号再生器１１１は、例え
ば、受信信号Ｓａ（Ｓａ’）のエッジ成分を抽出する微
分回路と波形整形回路等で実現することができる。

【００４３】位相比較器１１２は、クロック信号再生器
１１１及びタイミング信号発生器１０８に接続されて、
それぞれ、再生されたクロック信号Ｓｂとタイミング信
号Ｓｃｋ１の入力を得る。位相比較器１１２は、再生ク
ロックＳｂと第１のタイミング信号Ｓｃｋ１との位相を
比較しその誤差を位相誤差信号Ｓｃとして出力する。

【００４４】サンプルホールド器１１０は、判定器１０
５及び位相比較器１１２に接続されて、それぞれ、同期
検出信号Ｓｊ及び位相誤差信号Ｓｃの入力を得る。サン
プルホールド器１１０は、同期検出信号Ｓｊに基づい
て、位相誤差信号Ｓｃをサンプリングし、その値をホー
ルドする。同期シンボルＲＳの期間は、位相誤差信号Ｓ
ｃをタイミング信号発生器１０８にフィードバックする
ため、そのまま出力する。同期シンボル期間以外の期間
に切り替わるタイミングで位相誤差信号Ｓｃの最終値を
サンプリングし、つぎの同期シンボル期間までその値を
ホールドする。

【００４５】図５を参照して、上述の状態について説明
する。同図において、縦軸は位相誤差Ｅｐｈを示し、横
軸は時間を示している。サンプルホールド器１１０は、
同期シンボルＲＳの期間Ｐ（Ａ）、時刻ｔ１〜ｔ２、で
は入力される位相誤差信号Ｓｃをそのまま出力する。こ
れは同期シンボルＲＳの再生クロック信号Ｓｂとサンプ
リングタイミング信号Ｓｃｋ１の位相比較を行い、比較
結果Ｓｃをタイミング信号発生器１０８へフィードバッ
クし、ＰＬＬを動作させるためである。なお、ＰＬＬ
は、タイミング信号発生器１０８、ループフィルタ１０
９、サンプルホールド器１１０、クロック信号再生器１
１１、及び位相比較器１１２によって構成されている。

【００４６】サンプルホールド器１１０は、同期シンボ
ルＲＳの終了タイミングＴ（Ｂ）で位相誤差信号Ｓｃの
値Ｅｐｈをサンプリングし、次の同期シンボルＲＳが検
出されるまでの期間Ｐ（Ｃ）、時刻ｔ２〜ｔ３、その値
をホールドする。これにより同期シンボルＲＳ以外の受
信信号Ｓａの再生クロック信号Ｓｂとの位相誤差をフィ
ードバックすることを防ぐ。結果、同期シンボルＲＳ以
外の受信信号Ｓａからクロック成分を抽出するのが困難
な場合でも、誤った位相誤差がフィードバックされな
い。

【００４７】次の同期シンボル期間Ｐ（Ｄ）、時刻ｔ３
〜ｔ４では、サンプルホールド器１１０は入力される位
相誤差信号Ｓｃをそのままサンプルホールド信号Ｓｄと
してループフィルタ１０９を経てタイミング信号発生器
１０８に出力する。そうして、期間Ｐ（Ａ）と同様に、
ＰＬＬ（１０８、１０９、１１０、１１１、及び１１
２）を動作させる。つまり、先の同期（基準）シンボル
期間Ｐ（Ａ）である程度ロック範囲に近づいた位相誤差
Ｅｐｈを、後続の同期（基準）シンボル期間Ｐ（Ｄ）で
更にロック範囲に近づけることができる。図５に例示し
た各同期シンボル期間Ｐ（Ａ）、Ｐ（Ｂ）、及びＰ
（Ｃ）のいずれかの内にロック範囲に引き込めなくて
も、これを繰り返すことで、位相誤差Ｅｐｈをロック範
囲に引き込み安定的に同期を確立できる。

【００４８】サンプルホールド器１１０からの出力信号
Ｓｃは、平滑化のためのループフィルタ１０９を介して
タイミング信号発生器１０８に対する制御信号Ｓｅとし
て、タイミング信号発生器１０８にフィードバックする
ことにより、ＰＬＬを構成し、受信信号Ｓａ（Ｓａ’）
と位相同期したタイミング信号Ｓｃｋ１が得られ、ビッ
ト同期を確立することができる。なおタイミング信号発
生器１０８は、ＶＣＯ回路と分周回路等で実現すること
ができる。

【００４９】図６に、受信ＯＦＤＭ信号Ｓａ、再生クロ
ック信号Ｓｂ、位相誤差信号Ｓｃ、サンプルホールド信
号Ｓｄ、及びタイミング信号発生用制御信号Ｓｅの波形
を時間軸上に同期して示す。時刻ｔ１０〜ｔ１１、時刻
ｔ１１〜ｔ１２、及び時刻ｔ１２〜ｔ１３のそれぞれ
は、同期シンボル期間Ｐ（Ａ）、データシンボル期間Ｐ
（Ｃ）、及び同期シンボル期間Ｐ（Ｄ）に相当する。

【００５０】図６に例示されるように、ＯＦＤＭ信号Ｓ
ａには、その情報シンボルＤＳの波形はノイズと識別し
難い波形を有しているので、周波数成分の抽出し易い波
形を有する基準シンボルＲＳが挿入されている。その結
果、生成したタイミング信号Ｓｃｋ１と再生したクロッ
ク信号Ｓｂとを比較することによって、時刻ｔ１０〜ｔ
１１及びｔ１２〜ｔ１３の同期期間において、典型的な
パターンの波形を有し、時刻ｔ１１〜ｔ１２のデータ期
間ではランダムな波形を有する位相誤差信号Ｓｃが得ら
れる。

【００５１】サンプルホールド信号Ｓｄは、時刻ｔ１０
〜ｔ１１及びｔ１２〜ｔ１３の同期期間における位相誤
差信号Ｓｃと同じ波形を有し、データシンボル期間にお
ける同期シンボルの最終（時刻ｔ１１及び時刻ｔ１３）
値ＰＨを有する。このようにして、データシンボル期間
におけるランダムパターンの位相誤差値Ｅｐｈは、ＰＬ
Ｌにフィードバックされない。

【００５２】制御信号Ｓｅは、タイミング信号Ｓｃｋ１
を生成するために、同期期間において位相比較にのみ用
いられる。データシンボル期間では、位相比較は有効で
はないので、その間は位相誤差が保存される。

【００５３】図２を参照して、図１に示した同期シンボ
ル検出器ＳＳＤの変形例について説明する。図１では、
同期シンボル検出器ＳＳＤが一つだけ設けられた例が示
されているが、図２においては、所定数ｎ（ｎは整数）
個の同期シンボル検出器ＳＳＤ１〜ＳＳＤｎを平行して
設けられている。これら所定数の同期シンボル検出器Ｓ
ＳＤ１〜ＳＳＤｎは、図２に典型的に示されているよう
に、それぞれ図１に示した同期シンボル検出器ＳＳＤと
実質的に同一の部材によって構成されている。遅延器１
０７−１〜１０７−ｎのそれぞれは、タイミング信号発
生器１０８に接続されて、タイミング信号Ｓｃｋ１をそ
れぞれ異なる遅延時間Ｄｔだけ遅延させて、第２〜第ｎ
＋１のタイミング信号Ｓｃｋ２〜Ｓｃｋｎ＋１を生成す
る。

【００５４】つまり、遅延器１０７−ｍ＋１（ｍは１よ
り大きく、かつｎより小さい整数）の遅延時間は、選考
する遅延器１０７−ｍのそれより大きい。なお、遅延器
１０７−１〜１０７−ｎの各間の遅延時間Ｄｔは、好ま
しくは１／ｎサイクルである。しかしながら、この遅延
時間間隔は必ずしも一定の割合で増加させる必要は無
い。結果、第２〜第（ｎ＋１）のデジタル信号Ｓｇ２〜
Ｓｇｎ＋１がそれぞれ検出器ＳＳＤ１〜ＳＳＤｎ内で生
成されて、更に第２〜第（ｎ＋１）の同期シンボル検出
信号Ｓｒｓ２〜Ｓｒｓｎ＋１が出力される。信号Ｓｒｓ
２〜Ｓｒｓｎ＋１のそれぞれの間隔は非常に短いので、
判定器１０５は正しい同期シンボルを迅速に判定でき
る。

【００５５】更に、本発明に係るＯＦＤＭ受信装置を構
成する全部材はコンピュータプログラムのようなソフト
ウェアや、電気回路のようなハードウェアによって実現
できる。

【図面の簡単な説明】

【図１】本発明に係る実施の形態におけるＯＦＤＭ受信
装置の構成を示すブロック図である。

【図２】図１に示したＯＦＤＭ受信装置に用いられる同
期シンボル検出器の変形例を示すブロック図である。

【図３】図１に示してＯＦＤＭ受信装置によって、処理
されるＯＦＤＭ信号のフレーム構造の説明図である。

【図４】本発明における受信ＯＦＤＭ信号とサンプリン
グタイミングの関係の説明図である。

【図５】図１に示すＯＦＤＭ受信装置に用いられるサン
プルホールド装置の動作の説明図である。

【図６】図１に示すＯＦＤＭ受信装置で観察される各種
信号を示す図である。

【図７】ＯＦＤＭ信号の構成を示す図である。

【図８】従来のＯＦＤＭ伝送システムで用いられるＯＦ
ＤＭ信号のフレーム構造を示す図である。

【符号の説明】

１０１ 第１のサンプリング器 １０２ 第２のサンプリング器 １０３ 第１の基準シンボル検出器 １０４ 基準シンボル検出器 １０５ 判定器 １０６ フレーム同期検出器 １０７ 遅延器 １０８ タイミング信号発生器 １０９ ループフィルタ １１０ サンプルホールド器 １１１ クロック信号再生器 １１２ 位相比較器 １１３ チューナ １１４ 直交検波器 １１５ アナログ・デジタル変換器 １１６ フーリエ変換器 １１７ データ復調器 １１８ 搬送波再生器 ＳＳＤ 同期シンボル検出器

Claims (10)

【特許請求の範囲】
1. 【請求項１】 複数のデータシンボル中に、基準シンボ
   ルがクロック信号に基づいて所定間隔で挿入されたＯＦ
   ＤＭ信号の受信装置であって、 制御信号に基づき、第１のタイミング信号を発生するタ
   イミング発生手段と、 該第１のタイミング信号に基づき、該ＯＦＤＭ信号中の
   該基準シンボルを検出して第１の同期シンボル検出信号
   を生成する第１の同期シンボル検出手段と、 該第１のタイミング信号より所定時間遅れた第２のタイ
   ミング信号に基づいて、該ＯＦＤＭ信号中の該基準シン
   ボルを検出して第２の同期シンボル検出信号を生成する
   第２の同期シンボル検出手段と、 該第１及び第２の同期シンボル検出信号の内、該ＯＦＤ
   Ｍ信号に同期している方を選択する判定手段とを備える
   ことを特徴とするＯＦＤＭ信号受信装置。
2. 【請求項２】 前記選択された同期シンボル検出信号に
   基づいて、フレーム同期を確立する同期検出手段と、 前記クロック信号の位相と前記第１のタイミング信号の
   位相を比較して、位相誤差信号を生成する位相検出手段
   と、 前記選択された同期シンボル検出信号に基づいて、該位
   相誤差信号を保持する保持手段と、 該保持手段からの出力信号を平滑化するループフィルタ
   手段とを、更に備えることを特徴とする請求項１に記載
   のＯＦＤＭ信号受信装置。
3. 【請求項３】 前記第１の同期シンボル検出手段は、 前記第１のタイミング信号に基づいて、該ＯＦＤＭ信号
   をサンプリングして第１のデジタル信号を生成する第１
   のサンプリング手段と、 該第１のデジタル信号に基づいて前記第１の同期シンボ
   ル検出信号を生成する第１の同期信号検出手段を備え、 前記第２の同期シンボル検出手段は、 前記第１のタイミング信号を所定時間遅延させて前記第
   ２のタイミング信号を生成する遅延手段と、 該第２のタイミング信号に基づいて前記ＯＦＤＭ信号を
   サンプリングして、前記第２のデジタル信号を生成する
   第２のサンプリング手段と、 該第２のデジタル信号に基づいて前記基準シンボルを検
   出して、前記第２の同期検出信号を生成する第２の同期
   信号検出手段を備えることを特徴とする請求項１に記載
   のＯＦＤＭ信号受信装置。
4. 【請求項４】 前記基準シンボルは特定の擬似ランダム
   系列をＡＳＫ変調したシンボルであることを特徴とする
   請求項１に記載のＯＦＤＭ受信装置。
5. 【請求項５】 前記基準シンボルは特定の擬似ランダム
   系列をＰＳＫ変調したシンボルであることを特徴とする
   請求項１に記載のＯＦＤＭ受信装置。
6. 【請求項６】 前記第１及び第２のサンプリング手段の
   少なくとも一つはアナログ・デジタル変換器であること
   を特徴とする請求項３に記載のＯＦＤＭ受信装置。
7. 【請求項７】 前記第１及び第２のサンプリング手段の
   少なくとも一つはラッチ回路で構成されることを特徴と
   する請求項１に記載のフレームＯＦＤＭ受信装置。
8. 【請求項８】 前記遅延手段は、前記第１のタイミング
   信号の極性を反転させる反転回路で構成されることを特
   徴とする請求項１に記載のＯＦＤＭ受信装置。
9. 【請求項９】 前記第２の同期シンボル検出手段は、前
   記第１のタイミング信号より異なる所定の時間遅延した
   所定数のタイミング信号に基づいて、前記ＯＦＤＭ信号
   中の基準シンボルを検出して、該所定数の同期シンボル
   検出信号を生成することを特徴とする請求項１に記載の
   ＯＦＤＭ受信装置。
10. 【請求項１０】 前記所定時間は前記クロック信号の１
    サイクルより小さくかつゼロより大きい範囲内にあるこ
    とを特徴とする請求項９に記載のＯＦＤＭ受信装置。