CN111726218A - 波特率时间误差检测器 - Google Patents

波特率时间误差检测器 Download PDF

Info

Publication number
CN111726218A
CN111726218A CN202010188999.2A CN202010188999A CN111726218A CN 111726218 A CN111726218 A CN 111726218A CN 202010188999 A CN202010188999 A CN 202010188999A CN 111726218 A CN111726218 A CN 111726218A
Authority
CN
China
Prior art keywords
signal
clock
input
recovery apparatus
data recovery
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010188999.2A
Other languages
English (en)
Inventor
弗曼多·德·博纳尔迪尼斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ying Fei Co
Inphi Corp
Original Assignee
Ying Fei Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ying Fei Co filed Critical Ying Fei Co
Publication of CN111726218A publication Critical patent/CN111726218A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H04L7/0062—Detection of the synchronisation error by features other than the received signal transition detection of error based on data decision error, e.g. Mueller type detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本公开涉及波特率时间误差检测器。提供了一种接收器系统，接收器系统包括时钟和数据恢复(CDR)系统用于将本地时钟信号与输入数据信号对齐，以从输入数据信号中提取正确的定时信息。定时误差检测器产生表示输入数据信号和本地时钟信号之间的相位差的输出相位误差信号。定时误差检测器根据恢复的符号、以及恢复的符号与输入数据信号的数字样本之间的差值来确定相位差。输入数据信号的数字样本包括符号间干扰。输出定时信息适用于将本地时钟信号与输入数据信号对齐。

Description

波特率时间误差检测器
技术领域
本公开涉及波特率时间误差检测器。
背景技术
通信接收器的重要功能是保持符号同步。在数字接收器中，时钟和数据恢复(CDR)系统被用于从接收的信号中恢复时钟和数据。应该在准确的定时瞬间对接收的信号进行采样以恢复数据。为了准确恢复数据，某些CDR系统以本地时钟信号对接收的信号进行两次采样。即，在每个周期中采集两个样本。但是，在无法对接收的信号进行两次采样的系统中，本地时钟信号是从采样数据的ISi(符号间干扰)内容中推断出来的。如果先前样本的ISi内容等于下一个样本的ISi内容，则本地时钟信号将被锁定。在这些系统中，如果ISi内容太少，则先前样本和下一个样本的ISi内容之差可能太小且不可靠，从而导致符号同步丢失。结果，需要改进的定时误差检测以精确地跟踪和校正时钟信号中的任何实质性偏差或漂移。
发明内容
提供了一种接收器系统，其包括时钟和数据恢复(CDR)系统用于将本地时钟信号与输入数据信号对齐(align，对准)，以从输入数据信号中提取正确的定时信息。定时误差检测器生成输出相位误差信号，该信号代表输入数据信号和本地时钟信号之间的相位差。定时误差检测器根据恢复的符号以及恢复的符号与输入数据信号的数字样本之间的差值来确定相位差。输入数据信号的数字样本包括符号间干扰。输出定时信息适用于将本地时钟信号与输入数据信号匹配。
附图说明
通过结合附图考虑以下详细描述，可容易地理解本文公开的实施方式的教导。
图1是示出了根据一个实施方式的用于从接收的数据信号中恢复发送的数据的实例接收器系统100的框图。
图2是示出适合于在图1的接收器系统100中使用的实例TED的框图。
图3示出了作为输入脉冲响应波形的函数的实例TED的操作。
具体实施方式
图1是示出根据一个实施方式的用于从接收的数据信号中恢复发送的数据的实例接收器系统100的框图。接收器系统100接收输入数据信号并输出符号d[k]。接收器系统100包括模数转换器(ADC)102、前馈滤波器104、限幅器(slicer)106、定时误差检测器(TED)108、数模转换器(DAC)110和时钟发生器(VCO)112。ADC 102将输入的模拟数据信号转换为数字信号x[k]。数字信号x[k]包括数据信号和噪声。ADC 102由本地时钟信号驱动，本地时钟信号在该实例中由时钟发生器112生成。可在时钟信号的上升沿或下降沿进行采样。输入数据信号是代表一个或多个符号的基带信号。一个或多个符号是被调制到载波信号上的调制符号。数字信号x[k]是基带信号的一系列样本。
前馈滤波器104通过减轻符号间干扰来调节数字信号x[k]，并将滤波后的信号
Figure BDA0002414454770000031
提供给限幅器106。限幅器106确定与数字信号
Figure BDA0002414454770000032
相关的符号d[k]。与可能受ISi(符号间干扰)和噪声影响的滤波后的信号
Figure BDA0002414454770000033
相比，符号d[k]是符号字母表的一条。
理想地，本地时钟信号与输入数据信号同步。然而，在接收器系统100中，本地时钟信号由时钟发生器112本地生成。本地时钟信号通过反馈环路与输入数据信号同步，该反馈环路在该实例中包括定时误差检测器108。
TED 108检测输入数据信号和本地时钟信号之间的相位差。TED 108产生表示输入数据信号和本地时钟信号之间的相位差的输出相位误差信号。相位误差信号可指示本地时钟信号是超前还是滞后于输入数据信号。在各种实施方式中，TED 108基于在时间k恢复的符号d[k]和差值信号ε[k]来确定相位差。差值信号是用于恢复符号d[k]的滤波后的信号
Figure BDA0002414454770000034
与恢复的信号d[k]之间的差值。输出相位误差信号被提供给数模转换器(DAC)110以产生电压信号。在将输出相位误差信号提供给DAC 110之前，可将其通过环路滤波器(未示出)进行滤波。将电压信号作为输入施加至时钟发生器112。时钟发生器112可包括具有可变频率能力的压控振荡器(VCO)。时钟发生器112根据控制电压调整本地时钟信号。
反馈环路还可包括环路滤波器(未示出)，该环路滤波器控制本地时钟信号可锁定的输入数据信号的频率范围以及本地时钟信号锁定至输入数据信号的速度。环路滤波器确定反馈环路的稳定性。在一些实施方式中，反馈环路可包括诸如分频器、倍频器和/或混频器的频率改变元件，以使得时钟发生器112的输出被锁定到具有输入数据信号频率的倍数或约数的频率的参考信号。
接收器系统100可进一步包括其他组件，诸如天线、预处理器、模拟均衡器、可变增益放大器和决策反馈环路。接收器系统100可以是诸如网络交换机、光学模块、硬盘接口、高速计算机接口、数字视频处理装置的一部分。
图2是示出适用于图1的接收器系统100的TED 108的实例的框图。实例TED 108接收在时间k恢复的符号的第一输入信号d[k]，以及作为用于恢复符号d[k]的滤波后的信号
Figure BDA0002414454770000041
与恢复的符号d[k]之间的差值的第二输入信号ε[k]。TED 108包括延迟元件202、204、206和乘法器208。第一延迟元件202耦接到输入端子，并存储输入信号ε[k]达符号时间周期T。第二延迟元件204和第三延迟元件206串联耦接并沿着输入信号d[k]的信号路径耦接到第二输入端子。第二延迟元件204和第三延迟元件206中的每个存储输入信号d[k]达符号时间周期T。在给定时间k，乘法器208将信号ε[k]与d[k-1]相乘。TED 108根据等式(1)确定相位差：
pLI[k]＝(d[k]-d[k])＊d[k-1]-Sru (1)，
其中Sru是采样阈值。在所示的实例中，采样阈值为0。
在其他实施方式中，TED 108可根据等式(2)确定相位差：
pLI[k]＝(d[k]-d[k])＊d[k+1]-Sru (2)，
其中Sru是采样阈值。
图3示出了作为输入脉冲响应波形的函数的实例TED的操作。当TED输出为0并且平衡点是稳定时获得最佳采样点。如果正确采样了脉冲信号，则脉冲响应h[-1]300等于阈值Sru。然而，如果脉冲信号是被早(或晚)采样的，则脉冲响应h[-1]301(或302)比阈值Sru小(或大)δ。在这两种情况下，TED输出相反的符号，这将在TED输出处产生相位误差，以校正采样相位，如结合图1所述。将阈值Sru调整为S’ru将更改采样时间。
在阅读了本公开之后，本领域的技术人员将理解另外的替代设计。因此，尽管已经示出和描述了本公开的具体实施方式和应用，但是应当理解，实施方式不限于本文公开的精确构造和组件，并且在不脱离如所附权利要求书所限定的本公开的精神和范围的情况下，可在本文中公开的本公开的方法和设备的布置、操作和细节方面做出对于本领域技术人员将显而易见的各种修改、改变和变化。

Claims (10)

1.一种时钟和数据恢复装置，用于将本地时钟信号与输入数据信号对齐，所述装置包括：
定时检测器，包括第一输入端子、第二输入端子和输出端子，所述定时检测器被配置为：
在所述第一输入端子处接收第一输入信号，所述第一输入信号表示一系列符号，
在所述第二输入端子处接收第二输入信号，所述第二输入信号表示所述第一输入信号与数字信号之间的差，所述数字信号包括包含所述一系列符号的所述输入数据信号的一系列数字样本，根据所述本地时钟信号的上升沿采集每个数字样本，
基于所述第一输入信号和所述第二输入信号确定时钟信号的定时调整，所述定时调整被配置为调整所述时钟信号的上升沿，以及
在所述输出端子处输出所述定时调整。
2.根据权利要求1所述的时钟和数据恢复装置，其中，当前符号周期的所述定时调整的值是所述当前符号周期的第一输入信号的值和先前符号周期的第二信号的值的乘积。
3.根据权利要求1所述的时钟和数据恢复装置，还包括时钟发生器，所述时钟发生器耦接到所述定时检测器的输出端子并接收所述定时调整，所述时钟发生器被配置为产生所述本地时钟信号并根据所述定时调整来调整所述本地时钟信号的上升沿。
4.根据权利要求1所述的时钟和数据恢复装置，其中，时钟发生器被配置为根据当前符号周期的所述定时调整的值来调整下一符号周期的所述时钟信号的上升沿。
5.根据权利要求1所述的时钟和数据恢复装置，其中，所述定时检测器包括耦接到所述第一输入端子的第一延迟电路，所述第一延迟电路被配置为将所述第一输入信号延迟符号周期。
6.根据权利要求5所述的时钟和数据恢复装置，其中，所述定时检测器包括耦接到所述第二输入端子的第二延迟电路，所述第二延迟电路被配置为将所述第二输入信号延迟两个所述符号周期。
7.根据权利要求6所述的时钟和数据恢复装置，其中，所述定时检测器包括耦接到所述第一延迟电路、所述第二延迟电路和所述输出端子的乘法器，所述乘法器被配置为将第一延迟信号和第二延迟信号相乘。
8.一种包括权利要求1所述的时钟和数据恢复装置的系统，所述系统还包括模数转换器(ADC)，所述模数转换器被配置为接收所述输入数据信号并根据所述本地时钟信号生成数字信号。
9.一种包括权利要求1所述的时钟和数据恢复装置的系统，所述系统还包括前馈滤波器，以过滤所述输入数据信号的样本以生成数字信号。
10.一种包括权利要求1所述的时钟和数据恢复装置的系统，所述系统还包括耦接到所述定时检测器的第一端子的限幅器，所述限幅器被配置为接收所述数字信号并输出所述一系列符号。
CN202010188999.2A 2019-03-19 2020-03-17 波特率时间误差检测器 Pending CN111726218A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/358,687 US10749662B1 (en) 2019-03-19 2019-03-19 Baud-rate time error detector
US16/358,687 2019-03-19

Publications (1)

Publication Number Publication Date
CN111726218A true CN111726218A (zh) 2020-09-29

Family

ID=72045802

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010188999.2A Pending CN111726218A (zh) 2019-03-19 2020-03-17 波特率时间误差检测器

Country Status (2)

Country Link
US (2) US10749662B1 (zh)
CN (1) CN111726218A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10749662B1 (en) * 2019-03-19 2020-08-18 Inphi Corporation Baud-rate time error detector

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050246433A1 (en) * 2004-01-09 2005-11-03 Carrigan Brian J Method and apparatus for facilitating control of a target computer by a remote computer
CN1922814A (zh) * 2004-02-24 2007-02-28 刘明刚 强的符号间干扰下的最佳相位定时恢复
US20160352557A1 (en) * 2015-05-27 2016-12-01 Xilinx, Inc. Channel adaptive adc-based receiver
US20160373244A1 (en) * 2015-02-27 2016-12-22 Lattice Semiconductor Corporation Phase tracking for clock and data recovery
CN108123714A (zh) * 2016-11-28 2018-06-05 三星电子株式会社 混合时钟数据恢复电路和接收器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6738608B2 (en) * 2002-02-12 2004-05-18 Qualcomm Incorporated Frequency-timing control loop for wireless communication systems
US10749662B1 (en) * 2019-03-19 2020-08-18 Inphi Corporation Baud-rate time error detector

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050246433A1 (en) * 2004-01-09 2005-11-03 Carrigan Brian J Method and apparatus for facilitating control of a target computer by a remote computer
CN1922814A (zh) * 2004-02-24 2007-02-28 刘明刚 强的符号间干扰下的最佳相位定时恢复
US20160373244A1 (en) * 2015-02-27 2016-12-22 Lattice Semiconductor Corporation Phase tracking for clock and data recovery
US20160352557A1 (en) * 2015-05-27 2016-12-01 Xilinx, Inc. Channel adaptive adc-based receiver
CN108123714A (zh) * 2016-11-28 2018-06-05 三星电子株式会社 混合时钟数据恢复电路和接收器

Also Published As

Publication number Publication date
US10999053B2 (en) 2021-05-04
US20200344037A1 (en) 2020-10-29
US10749662B1 (en) 2020-08-18

Similar Documents

Publication Publication Date Title
US5671257A (en) Symbol timing recovery based on complex sample magnitude
US8860467B2 (en) Biased bang-bang phase detector for clock and data recovery
EP2430788B1 (en) Phase detection method and phase detector
US20130195234A1 (en) Phase Control Block for Managing Multiple Clock Domains in Systems with Frequency Offsets
EP1155541B1 (en) Erasure based instantaneous loop control in a data receiver
US5764102A (en) Multi-stage symbol synchronization
US20040258188A1 (en) Clock and data recovery device coping with variable data rates
CN106656168B (zh) 时钟数据恢复装置及方法
US6430235B1 (en) Non-data-aided feedforward timing synchronization method
EP0168943B1 (en) Signal timing circuits
US6198780B1 (en) Method and apparatus for symbol timing recovery of a vestigial sideband television signal
US10999053B2 (en) Baud-rate time error detector
US6154510A (en) Symbol timing recovery based on adjusted, phase-selected magnitude values
KR101019481B1 (ko) 타이밍 복구 장치 및 방법
US10505705B1 (en) Receiver with cancellation of intrinsic offset from decision feedback equalization to enhance data margin
US6341147B1 (en) Maximum likelihood symbol timing estimator
KR100247349B1 (ko) 심볼타이밍복구장치
US7463701B2 (en) Fast symbol timing recovery for transmitted digital data
Leng et al. A modified gardner detector for multilevel PAM/QAM system
CN114793154B (zh) 一种定时同步锁定检测方法
US9137006B1 (en) Non-integer oversampled timing recovery for higher order quadrature modulation communication systems using quadrature and in-phase samples
US9350526B2 (en) Non-integer oversampled timing recovery for higher order quadrature modulation communication systems using in-phase samples
KR100279618B1 (ko) 고선명티브이의 타이밍 복원기 및 이를 이용한 동기화장치
JPH11205297A (ja) クロック再生回路
US20160119114A1 (en) Non-integer oversampled timing recovery for higher order quadrature modulation communication systems using quadrature-phase samples

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination