KR940001727B1 - 데이타 검출회로 - Google Patents

Abstract

내용 없음.

Description

데이터 검출회로

제1도는 본 발명의 전체 구성도.

제2도는 본 발명의 동작 타이밍도.

* 도면의 주요부분에 대한 부호의 설명

1 : 비반전소자 2 : 반전 소자

3과 4 : n비트 계수기 5 : 지연부

6 : 발진기 7 : 신호 샘플링 클럭출력부

8 : 데이터 검출기

본 발명은 디지털 신호 복조장치에서 복조된 2진 데이터를 샘플링 순간을 결정하는 클럭을 생성하는 데이터 샘플링 클럭 생성기능부를 이용하여 데이터를 검출하는 회로에 관한 것이다.

종래의 비동기 시스템에서의 샘플링 클럭 생성은 수신부에서 발진기의 주파수를 높게하여 한 비트 구간동안에 많은 카운팅을 하여 한 비트 구간의 중간에 가장 가까운 곳에서 트리거링 되게하는 클럭을 만들어 샘플링한다. 이에 따라 데이터 검출회로는 높은 발진기의 주파수를 카운팅 클럭으로 사용할 수 있는 IC를 사용해야 하고, 수신된 데이터가 전송지터, 특히 연속적인 전송지터에 영향을 받으면 잘못 검출된 확률이 많아 전송지터에 매우 약한 취약점을 갖는 문제점이 있었다.

따라서, 상기 종래기술의 문제점을 해결하기 위해 안출된 본발명은 전송지터의 영향을 50퍼센트 미만으로 줄일수 있는 데이터 샘플링 클럭 생성기능부가 적용된 데이터 검출회로를 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명은, 디지틀 복조장치로부터 입력되는 복조신호를 입력받아 반전 및 비 반전시켜 출력하는 반전소자 및 비 반전소자와, 상기 반전 및 비반전 소자 각각에 연결되어 입력되는 반전 및 비 반전된 복조신호를 전송율의 2_n(n=4, 5, 6…)배 되는 클럭에 의해 계수하는 두개의 n비트계수수단과, 상기 두개의 n비트 계수기의 각각의 클럭단에 연결되어 전송율의 2_n(n=4, 5, 6…)배 되는 클럭을 제공하는 발진수단과, 상기 두개의 n비트 계수기의 출력단에 연결되어 n번째 비트 출력을 입력 받아 신호 샘플링 클럭을 출력하는 클럭출력수단과, 디지틀 복조장치로부터 입력되는 복조신호를 입력받아 상기 반전 및 비반전 소자의 지연시간과 n비트 계수기의 지연시간의 합만큼 지연시간을 갖게하여 출력하는 지연수단과, 상기 클럭출력수단과 상기 지연수단에 연결되어 신호 샘플링 클럭과 지연된 복조신호를 입력받아 데이터를 검출하여 출력하는 데이터 검출수단으로 구성된다.

이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.

제1도는 본 발명의 전체 구성도로서, 도면에서 1은 비반전소자, 2는 반전소자, 3과 4는 n비트 계수기, 5는 지연부, 6은 발진기, 7은 신호 샘플링 클럭출력부, 8은 데이터 검출기를 각각 나타낸다.

반전소자(2)는 디지틀 신호 복조장치로부터 복조된 신호를 반전시켜 전달하고 비반전 소자(1)는 복조된 신호를 그대로 전달하는데, 상기 비반전 소자(1)는 반전되지 않은채 전달되는 복조신호가 상기 반전소자(2)를 통과한 복조된 신호만큼의 시간지연을 갖게하기 위해 부가한 것이다.

상기 반전 및 비반전 소자(2, 1)를 거친 반전 및 비반전 신호는 각각 두개의 n비트 계수기(3, 4)의 계수 인에이블, 또는 리셀단자에 입력되며, 상기 두개의 n비트 계수기(3, 4)는 전송율의 2_n(n=4, 5, 6…)배 되는 주파수를 발진하는 주파수 발진기(6)의 출력을 각각 기준클럭으로 입력받아 계수를 수행한다. 여기서 n=4이상 정수배의 주파수를 갖는 발진기를 사용하여야 수신되는 데이터의 지터에 대한 영향을 50퍼센트 가깝게 줄일수 있게 된다.

발진기(5)의 클럭주파수에 의해 2_n ^-1로 분주된 상기 두개의 n비트 계수기(3, 4)의 출력신호 각각은 논리합소자(OR Gate)나 배타적 논리합 소자(EXOR Gate)로 구성되는 클럭 출력부(7)에 입력되어 논리처리된 후 신호 샘플링 클럭으로서 출력된다. 이 신호 샘플링 클럭은 입력된 데이터 클럭과 독립된 발진기(6)의 출력으로부터 수신된 데이터에 동기되고, 50퍼센트 이내로 지터의 영향을 받는 샘플링 신호가 된다.

또한, 복조신호는 반전소자(2)나 비반전 소자(2, 1)의 지연시간 n비트 계수기(3, 4)의 지연시간의 합만큼 지연시간(여기서, 지연시간의 정확도를 발전기의 주파수의 역수 이내의 오차정도이면 본 발명의 효과를 충분히 얻을 수 있다.)을 갖게하는 지연부(5)를 통해 지연된 복조신호가 되어 데이터 검출기(8)에 입력되고 상기 데이터 검출기(8)는 상기 샘플링 클럭출력부(7)의 출력인 샘플링 클럭을 클럭단으로 입력받아 상기 지연부(5)에서 출력되는 지연된 복조신호를 샘플링하여 데이터를 검출해 낸다. 이렇게 되면 검출된 데이터는 전송지터의 영향을 최대 50퍼센트 미만으로 줄일수 있게 되고 별도의 데이터 샘플링 클럭 생성기가 필요없이 입력신호에 동기된 샘플링 클럭신호를 생성하게 된다.

여기서, 상기 데이터 검출기(8)는 상기 지연된 복조신호를 D입력단으로 받고 상기 샘플링 클럭을 클럭단으로 입력받아 데이터를 검출하는 D플립플롭으로 구성되며, 상기 n비트 계수기(3 또는 4)는 바람직한 실시예로서 IC 74HC4024로 구현된다.

본 발명의 좀 더 세부적인 동작을 본 발명의 동작 타이밍도인 제2도를 이용하여 살펴본다. 도면에서, 10은 데이터 전송 클럭, 20은 전송데이터, 30은 지터가 생긴 복조데이터(비반전 데이터), 40은 반전데이터, 50은 발진기 출력, 60은 비반전 데이터의 n비트 계수기 출력, 70은 반전 데이터의 n비트 계수기 출력, 80은 신호 샘플링 클럭 출력, 90은 검출된 데이터를 각각 나타낸다.

데이터 전송클럭(10)에 의해 전송 데이터(20)가 전송되었을 때 디지틀 복조기에서(30)과 같이 전송지터에 영향을 받은 복조 데이터가 출력된다. 상기 복조 데이터(30)를 반전 및 비반전 소자(1, 2)를 이용하여 지터의 영향을 받은 반전, 비반전 신호는 약간의 지연이 있을 뿐 각각 반전데이터(40)와 비 반전 데이터(30)와 같이 출력된다.

상기 두 신호(40, 30)를 n비트 계수기(3, 4)인 인에이블 단자에 연결하여 "하이"상태일 때 (50)과 같은 클럭에 의해 동작하는 n비트 계수기(3, 4)로 계수하면 입력데이터가 "하이"상태인 구간을 계수하게 되어, 비반전 데이터의 n비트 계수기 출력(60)과 반전데이터의 n비트 계수기 출력(70)과 같이 얻어지고, 이를 신호 샘플링 클럭출력부(7)에서 처리하면(80)과 같은 샘플링 클럭을 얻게 된다. 상기 샘플링 클럭을 이용하여 데이터 검출을 하면(90)과 같이 최대 50퍼센트 미만으로 전송지터의 영향을 받는 복조데이터로부터 정확한 검출 데이터 파형을 얻는다.

따라서, 상기와 같이 구성되어 동작하는 본 발명은 전송지터의 영향을 대폭 줄여 수신부 통신 시스템의 신뢰성을 향상시키는 효과가 있다.

Claims (4)

1. 전송되어온 데이터를 검출하는 회로에 있어서, 디지틀 복조장치로부터 입력되는 복조신호를 입력받아 반전 및 비 반전 시켜 출력하는 비반전소자(1) 및 반전소자(2)와, 상기 반전 및 비반전 소자(2, 1)각각에 연결되어 입력되는 반전 및 비 반전된 복조신호를 전송율의 2_n(n=4, 5, 6)…배 되는 클럭에 의해 계수하는 두개의 n비트 계수수단(3, 4)과, 상기 두개의 n비트 계수기(3, 4)의 각각의 클럭단에 연결되어 전송율의 2_n(n=4, 5, 6…)배 되는 클럭을 제공하는 발진수단(6)과, 상기 두개의 n비트 계수기(3, 4)의 출력단에 연결되어 n번째 비트 출력을 입력 받아 신호 샘플링 클럭을 출력하는 신호 샘플링 클럭출력수단(7)과, 디지틀 복조장치로부터 입력되는 복조신호를 입력받아 상기 반전 및 비반전 소자(2, 1)의 지연시간과 n비트 계수기(3, 4)의 지연시간의 합만큼 지연시간을 갖게하여 출력하는 지연수단(5)과, 상기 신호 샘프링 클럭 클럭수단(7)과 상기 지연수단(5)에 연결되어 신호 샘플링 클럭과 지연된 복조신호를 입력받아 데이터를 검출하여 출력하는 데이터 검출수단(8)으로 구성되는 것을 특징으로 하는 데이터 검출회로.
2. 제1항에 있어서, 상기 신호 샘플링 클럭 출력수단(7)은 논리합(OR)소자로 구성되는 것을 특징으로 하는 데이터 검출회로.
3. 제1항에 있어서, 상기 신호 샘플링 클럭 출력수단(7)은 배타적 논리합 소자(EXOR)로 구성되는 것을 특징으로 하는 데이터 검출회로.
4. 제1항에 있어서, 상기 데이터 검출수단(8)은 상기 지연된 복조신호를 D입력단으로 받고 상기 신호 샘플링 클럭은 클럭단으로 입력받아 데이터를 검출하는 D플립플롭으로 구성되는 것을 특징으로 하는 데이터 검출회로.