RU1774355C - Резонансный интегратор со сбросом - Google Patents
Резонансный интегратор со сбросомInfo
- Publication number
- RU1774355C RU1774355C SU904833833A SU4833833A RU1774355C RU 1774355 C RU1774355 C RU 1774355C SU 904833833 A SU904833833 A SU 904833833A SU 4833833 A SU4833833 A SU 4833833A RU 1774355 C RU1774355 C RU 1774355C
- Authority
- RU
- Russia
- Prior art keywords
- input
- output
- integrator
- counter
- comparator
- Prior art date
Links
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
Abstract
Изобретение относитс к области радиотехники , в частности к технике обработки сигналов и к измерительной технике дл когерентного интегрировани радиоимпульсных сигналов, а также дл непосредст- венного преобразовани амплитуд гармонических составл ющих этих сигналов в цифровой код. Целью изобретени вл етс расширение области применени резонансного интегратора со сбросом. Сущность изобретени заключаетс в том, что в устройство введены компаратор, элемент И, дифференцирующий элемент и счетчик опорного напр жени , при этом вход усилител соединен с выходом избирательной мостовой схемы с кварцевым резонатором, вход компаратора - с выходом усилител , вл ющимс также аналоговым выходом устройства , выход компаратора соединен с входом второго ключа балансного коммутатора и с одним из входов элемента И, выход которого соединен со счетным входом счетчика , вход дифференцирующего элемента соединен с входами обоих ключей и с вторым входом элемента И, а выход - с входом сброса цифрового счетчика. 2 ил. у Ј
Description
Предлагаемое устройство относитс к области радиотехники, в частности, к технике обработки сигналов и к измерительной технике дл когерентного интегрировани радиоимпульсных и квазинепрерывных сигналов на высоких и промежуточных частотах, а также дл непосредственного преобразовани амплитуд гармонических составл ющих этих сигналов в цифровой код.
Известен резонансный интегратор со сбросом, содержащий селективную цепь пр мой передачи сигнала в составе первого ключа балансного электронного коммутатора на входе, частотно-избирательной мостовой схемы с фазовращателем и кварцевым резонатором и выходных каскадов, и цепь
отрицательной обратной св зи в составе усилител , фазовращател и второго ключа коммутатора, выход которого соединен с выходом первого ключа (см. авт.св. СССР № 359668, 1972 г.). Это устройство прин то за прототип.
Однако недостатком известных устройств вл ютс ограниченные функциональные возможности.
Так, известный резонансный интегратор со сбросом, облада линейностью интегрировани огибающей входного сигнала на резонансной частоте и пропорциональностью амплитуды накопленных колебаний амплитуде входного радиосигнала, а также частотной селективностью-при расстройке
VI
XI
J
GJ СП
ел
частоты несущей входного сигнала относительно резонансной,не имеет способности цифрового отсчета амплитуды накопленных колебаний, что необходимо при его использовании в современных аналого-цифровых селективных устройствах с микропроцессорами или мини-ЭВМ. Наоборот, известный интегрирующий на посто нном токе АЦП, облада цифровым отсчетом величины посто нного напр жени , не имеет способности цифрового отсчета амплитуды переменного (вч, пч) напр жени без добавлени на входе специальной схемы линейного детектировани и при этом не обладает резонансной селективностью.
Целью изобретени вл етс расширение области применени резонансного интегратора со сбросом за счет возможности непосредственного использовани в аналого-цифровых устройствах.
Сущность изобретени заключаетс в том. что путем обеспечени посто нства амплитуды выходных колебаний интегратора в цепи обратной св зи с помощью компаратора в виде меандра и подаче его в противофазе на вход интегратора только на интервале сброса достигаетс линейность обратного интегрировани собственных колебаний (линейный сброс вместо экспоненциального, как в прототипе) и, соответственно, пропорциональность времени сброса амплитуде входного сигнала и частотной характеристике интегратора. А путем подсчета числа периодов собственных колебаний интегратора за врем сброса с помощью цифрового счетчика достигаетс цифровой отсчет амплиту- ды накопленных колебаний без детектировани и без дополнительного АЦП.
Такое техническое решение обеспечивает как выполнение основной функции резонансного интегратора - частотной селективности за врем интегрировани , так одновременно и оыполнение дополнительной функции - оцифрени амплитуды накопленных колебаний за врем сброса, что существенно расшир ет функциональные возможности резонансного интегратора со сбросом.
На фиг. 1 приведена структурна электрическа схема предлагаемого устройства; на фиг. 2 - временные диаграммы, по сн ющие его работу. На фигурах и в тексте прин ты следующие обозначени : t - первый ключ балансного электронного коммутатора; 2 - частотно-избирательна мостова схема с кварцевым резонатором; 3 - усилитель; 4 - второй ключ балансного электронного коммутатора; 5 - потенциометр установки уровн амплитуды колебаний обратной св зи; б - компаратор; 7 - элемент И; 8 - дифференцирующий элемент; 9 - цифровой счетчик.
Устройство состоит из цепи передачи
сигнала, содержащей ключ 1 балансного электронного коммутатора, мостовую схему с кварцевым резонатором 2 и усилитель 3, из цепи отрицательной обратной св зи, содержащей компаратор 6, потенциометр 5
0 установки уровн амплитуды колебаний обратной св зи и второй ключ 4 балансного электронного коммутатора, и из цепи оцифрени , содержащей элемент И 7, дифференцирующий элемент 8 и цифровой счетчик 9.
5 Устройство работает следующим образом .
На вход устройства поступает сигнал в виде радиоимпульсов длительностью Ти или непрерывного гармонического колебани
0 (фиг. 2,а) с частотой заполнени fc. Одновременно с этим на оба ключа 1 и 4 балансного электронного коммутатора, на элемент И 7 и дифференцирующий элемент 8 подаетс импульс работы интегратора (ИРИ) низкого
5 уровн (фиг. 2,б) длительностью Ти, при этом ключ 1 коммутатора открываетс , а ключ 4 закрываетс . Поэтому цепь пр мой передачи сигнала оказываетс замкнутой, а цепь обратной св зи разомкнутой.
0
Входной сигнал с амплитудой Ки поступает на вход мостовой схемы 2 (фиг. 2,в) и при (rfle fo- резонансна частота схемы 2) на его выходе возникают линейно нара5 стающие колебани (фиг. 2,г) за счет высокой добротности кварцевого резонатора, которые через усилитель 3 поступают на аналоговый выход устройства. По окончании времени Ти импульс ИРИ переходит в
0 высокий уровень (фиг. 2,6), ключ 1 коммутатора запираетс , а ключ 4 отпираетс , при этом входной сигнал на схему 2 прекращаетс , колебани на выходе схемы 2 достигают максимальной амплитуды Ей (фиг. 2,г) и
5 далее сохран лись бы посто нными за счет высокой добротности кварцевого резонатора , но цепь отрицательной обратной св зи замыкаетс и эти колебани после усилени о усилителе 3 и превращени в компараторе
0 6 в меандр посто нной амплитуды через потенциометр 5 и ключ 4 поступают в противофазе на вход схемы 2 с амплитудой Uc (фиг. 2,в). В результате этого в схеме 2 начинаетс обратное интегрирование в виде нейно спадающих колебаний, которые существуют в течение времени сброса Тс (фиг. 2.г) пока не исчезнет меандр на выходе компаратора 6 (фиг. 2,д). Меандр прекращаетс , когда амплитуда линейно спадающих колебаний на входе компаратора б становитс меньше опорного напр жени Uo. близкого к нулю.
Так как амплитуда накопленных за врем Ти колебаний Еи пропорциональна амплитуде входного сигнала UH, а врем линейного сброса Тс пропорционально Еи, то Тс оказываетс пропорциональным ии и может быть измерено числом периодов меандра за это врем . Дл такого цифрового отсчета меандр с выхода компаратора 6 подаетс на элемент И 7, который закрыт низким уровнем импульса ИРИ и отпираетс высоким уровнем ИРИ в конце времени Ти, в результате чего меандр поступает на счетный вход цифрового счетчика 9, который и подсчитывает число периодов меандра, равное числу периодов 1/Го собственных колебаний схемы 2, за врем сброса Тс, и тем самым формирует цифровой код амплитуды входного сигнала 11и в виде состо ни разр дов счетчика 9. Выходы этих разр дов представл ют цифровой выход устройства.
Дифференцирующий элемент 8 служит дл установки цифрового счетчика 9 на нуль в начале импульса ИРИ, вырабатыва импульс сброса счетчика (фиг. 2,е). На интервале Т0-(Ти+Тс) число, выработанное счетчиком9, сохран етс неизменным, и величина этого интервала определ ет цифровую пам ть устройства.
На фиг. 2, а, в, г пунктиром показан случай, когда амплитуда входного сигнала равна IW2, при этом амплитуда накопленных колебаний становитс Еи/2, а длительность сброса Тс/2, т.е. линейность отсчета сохран етс .
В общем случае, когда fc/fo, т.е. при расстройке частоты fc входного сигнала относительно резонансной частоты fo схемы 2, дл амплитуд его выходных колебаний на интервалах Ти и Тс справедливо уравнение
Еи ииАТи sintf(rc-fo)(fc-foVJVll
UcATc UcAN/fo,
где А - величина, обратна посто нной времени схемы 2, N - число периодов колебаний интегратора за врем Тс. Следовательно ,
I sin л(Гс-то)(Мо)ТиЗ I , т.е. число N на цифровом выходе устройства пропорционально амплитуде входного сигнала UH и модулю частотной характеристики резонансного интегратора типа slnX/X с полосой пропускани . Посто нство Uc и foTtf обеспечиваетс схемой и параметрами устройства.
Форма выходных колебаний схемы 2 при расстройке (fc-fo)4/3 показана на фиг. 2,ж, а соответствующий этому отрезок меандра на счетном входе счетчика 9 - на фиг.
2.и. При fc-foTc THUn/Uc, т.е. максимальное врем сброса Тс при заданных Ти и 11и определ етс только подбором амплитуды колебаний обратной св зи Uc. Резонансна
частота fo схемы 2 определ етс соотношением fo NM/Tc и не может быть выбрана произвольно,
Максимальное число NM определ етс динамическим диапазоном выходных сиг0- налов резонансного интегратора D. т.е. , а опорное напр жение Uo компаратора б определ етс как Uo EnK/D, где К - коэффициент усилени усилител 3.
Число разр дом п цифрового счетчика 9
5 определ етс значением NM и св зано с ним известными соотношени ми:
- дл дзоичного счетчика -дл дес тичного счетчика rHgNM. Преимуществом предлагаемого устрой0 ства вл етс возможность использовани его непосредственно в аналого-цифровых системах обработки сигналов или сбора данных в качестве частотно-избирательного селектора с одновременным преобразова5 нием результата селектировани в цифровой код без детектировани и без траты дополнительного времени и оборудовани на оцифрение. При этом обеспечиваетс повышение быстродействи (в 20-200 раз) и
0 динамического диапазона оцифрени (на 20-30 дБ) за счет использовани при оциф- рении высокочастотных колебаний резонансного интегратора по сравнению с параметрами стандартного интегрирующе5 го оцифрителл посто нного напр жени . Кроме того, упрощаетс система опроса резонансных интеграторов в многоканальных аналого-цифровых коррел торах или фурье- процессорах за счет использовани цифро0 вого выхода устройства, когда иместо аналоговых ключей опроса, обладающих помехами коммутации, уменьшающими динамический диапазон аналогового выхода, можно использовать стандартные элементы
5 И. работа которых не вли ет на динамический диапазон цифрового выхода. Устройство также не требует специального тактового генератора, так как дл оцифрени используютс стабильные собственные колебани
0 кварцевого резонатора, и поззол эг упростить управление длительностью сброса интегратора .
Предлагаемое устройство может быть широко использовано а качестве селектив5 ного цифрового вольтметра или селективного оцифрител в аналого-цифровых спектроанализаторах. Оно легко реализуемо в интегральном виде наподобие БИС интегрирующего аналого-цифрового преобразовател посто нного напр жени
типа К572ПВ2, КР572ПВ2, но с большим быстродействием и большей разр дностью выходного числа.
Claims (1)
- Формула изобретени Резонансный интегратор со сбросом, содержащий частотно-избирательную мостовую схему с кварцевым резонатором, балансный коммутатор из двух ключей, информационный вход первого из которых соединен с информационным входом интегратора , а выход - с выходом частотно-избирательной мостовой схемы с кварцевым резонатором, выход которой соединен с входом усилител , управл ющие входы ключей балансного коммутатора соединены с входом сброса интегратора, отличающийс тем, что, с целью расширениобласти применени за счет непосредствен- ного использовани в аналого-цифровых устройствах , в него введены последовательно соединенные компаратор и элемент И, источник опорного напр жени , счетчик, дифференцирующий элемент, вход которого соединен с входом сброса интегратора и с другим входом элемента И, выход которого соединен со счетным входом счетчика, выход которого вл етс цифровым выходом интегратора, а вход сброса счетчика соединен с выходом дифференцирующего элемента , первый оход компаратора соединен с выходом усилител , вл ющимс аналоговым выходом интегратора, второй вход компаратора соединен с источником опорного напр жени .Входroisj/iix ГЦ StoodАьрлогФиг.1ТГРТцифрс&й-L k lkСиюд (и разр даroisj/iix StoodАьрлогсЗыйГ)-t
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904833833A RU1774355C (ru) | 1990-06-01 | 1990-06-01 | Резонансный интегратор со сбросом |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904833833A RU1774355C (ru) | 1990-06-01 | 1990-06-01 | Резонансный интегратор со сбросом |
Publications (1)
Publication Number | Publication Date |
---|---|
RU1774355C true RU1774355C (ru) | 1992-11-07 |
Family
ID=21517911
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU904833833A RU1774355C (ru) | 1990-06-01 | 1990-06-01 | Резонансный интегратор со сбросом |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU1774355C (ru) |
-
1990
- 1990-06-01 RU SU904833833A patent/RU1774355C/ru active
Non-Patent Citations (1)
Title |
---|
П. Гарет, Аналоговые устройства дл микропроцессоров и мини-ЭВМ, Мир, 1981, с. 158-160. Авторское свидетельство СССР № 359668, кл. G 06 G 7/18, 1971. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4066978A (en) | Digital phase-locked loop filter | |
US4772853A (en) | Digital delay FM demodulator with filtered noise dither | |
GB1512056A (en) | Peak detection apparatus and a method of operating same | |
US4494067A (en) | Fast frequency measuring system | |
EP0581444B1 (en) | High sensitivity superconductive digitizer | |
RU1774355C (ru) | Резонансный интегратор со сбросом | |
JP3502065B2 (ja) | 乱数発生装置 | |
JPS6424541A (en) | Instrument for measuring phase jitter of analog signal | |
CN110824889B (zh) | 一种基于新型时间放大器的时间数字转换器 | |
US5883536A (en) | Digital phase detector device ultilizing dither generator | |
US4558284A (en) | Digital frequency-modulated demodulation | |
US3146424A (en) | Sampling digital differentiator for amplitude modulated wave | |
CA2410422A1 (en) | Method and apparatus of producing a digital depiction of a signal | |
GB1519933A (en) | Digital phase comparison apparatus | |
RU2115230C1 (ru) | Преобразователь временных интервалов в код | |
EP0434293B1 (en) | Method and device for the detection of an FM or PM modulated signal | |
US4068171A (en) | Frequency comparator | |
Rahkonen et al. | Low-power time-to-digital and digital-to-time converters for novel implementations of telecommunication building blocks | |
CA1249062A (en) | Methods and apparatus for analog to digital conversion | |
KR940001727B1 (ko) | 데이타 검출회로 | |
SU1636792A1 (ru) | Устройство дл измерени фазового сдвига | |
JPS6142895B2 (ru) | ||
SU486284A1 (ru) | Цифровой широкополосный фазометр мгновенных значений | |
SU599335A1 (ru) | Цифровой двухфазовый генератор синусоидальных сигналов | |
SU911704A1 (ru) | Преобразователь временного масштаба сигналов |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
REG | Reference to a code of a succession state |
Ref country code: RU Ref legal event code: PD4A |