KR930015379A - 데이타 검출회로 - Google Patents
데이타 검출회로 Download PDFInfo
- Publication number
- KR930015379A KR930015379A KR1019910022462A KR910022462A KR930015379A KR 930015379 A KR930015379 A KR 930015379A KR 1019910022462 A KR1019910022462 A KR 1019910022462A KR 910022462 A KR910022462 A KR 910022462A KR 930015379 A KR930015379 A KR 930015379A
- Authority
- KR
- South Korea
- Prior art keywords
- clock
- inverting
- data
- output
- bit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
본 발명은 디지탈 신호 복조장치에서 복조된 2진 데이타를 샘플링 순간을 결정하는 클럭을 생성하는 데이타 샘플링 클럭 생성기능부를 이용하여 데이타를 검출하는 회로에 관한 것이다.
본 발명은, 전송되어온 데이타를 검출하는 회로에 있어서, 디지틀 복조장치로 부터 입력되는 복조신호를 입력받아 반전 및 비반전 시켜 출력하는 비반전소자(1) 및 반전소자(2)와, 상기 반전 및 비반전 소자(2,1) 각각에 연결되어 입력되는 반전 및 비반전된 복조신호를 전송율의 2n(n=4,5,6…)배 되는 클럭에 의해 계수하는 두개의 n비트 계수수단(3,4)과, 상기 두개의 n비트 계수기(3,4)의 각각의 클럭단에 연결되어 전송율의 2n(n=4,5,6…)배 되는 클럭을 제공하는 발진수단(6)과, 상기 두개의 n비트 계수기(3,4)의 출력단에 연결되어 n번째 비트 출력을 입력받아 신호 샘플링 클럭을 출력하는 클럭출력수단(7)과, 디지틀복조장치로 부터 입력되는 복조신호를 입력받아 상기 반전 및 비반전 소자(2,1)의 지연시간과 n비트 계수기(3,4)의 지연시간의 합만큼 지연시간을 갖게하여 출력하는 지연수단(5)과, 상기 클럭출력수단(7)과 상기 지연수단(5)에 연결되어 신호 샘플링 클럭과 지연된 복조신호를 입력받아 데이타를 검출하여 출력하는 데이타검출수단(8)으로 구성되는 것을 특징으로 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 전체 구성도,
제2도는 본 발명의 동작 타이밍도.
Claims (4)
- 전송되어온 데이타를 검출하는 회로에 있어서, 디지틀 복조장치로 부터 입력되는 복조신호를 입력받아 반전 및 비반전시켜 출력하는 비반전소자(1) 및 반전소자(2)와, 상기 반전 및 비반전 소자(2,1) 각각에 연결되어 입력되는 반전 및 비반전된 복조신호를 전소율의 2n(n=4,5,6…)배 되는 클럭에 의해 계수하는 두개의 n비트 계수기(3,4)과, 상기 두개의 n비트 계수기(3,4)의 각각의 클럭단에 연결되어 전송율의 2n(n=4,5,6…)배 되는 클럭을 제공하는 발진수단(6)과, 상기 두개의 n비트 계수기(3,4)의 출력단에 연결되어 n번째 비트 출력을 입력 받아 신호 샘플링 클럭을 출력하는 클럭출력수단(7)과, 디지틀 복조장치로 부터 입력되는 복조신호를 입력받아 상기 반전 및 비반전 소자(2,1)의 지연시간과 n비트 계수기(3,4)의 지연시간과 합만큼 지연시간을 갖게하여 출력하는 지연수단(5)과, 상기 클럭출력수단(7)과 상기 지연수단(5)에 연결되어 신호 샘플링 클럭과 지연된 복조신호를 입력받아 데이타를 검출하여 출력하는 데이타검출수단(8)으로 구성되는 것을 특징으로 하는 데이타 검출회로.
- 제1항에 있어서, 상기 클럭출력수단(7)은 논리함(OR) 소자로 구성되는 것을 특징으로 하는 데이타 검출회로.
- 제2항에 있어서, 상기 클럭출력수단(7)은 배타적 논리합소자(EXOR)로 구성되는 것을 특징으로 하는 데이타 검출회로.
- 제1항에 있어서, 상기 데이타검출수단(8)은 상기 지연된 복조신호를 D 입력단으로 받고 상기 신호 샘플링 클럭을 클럭단으로 입력받아 데이타를 검출하는 D 플립플롭으로 구성되는 것을 특징으로 하는 데이타 검출회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910022462A KR940001727B1 (ko) | 1991-12-07 | 1991-12-07 | 데이타 검출회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910022462A KR940001727B1 (ko) | 1991-12-07 | 1991-12-07 | 데이타 검출회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930015379A true KR930015379A (ko) | 1993-07-24 |
KR940001727B1 KR940001727B1 (ko) | 1994-03-05 |
Family
ID=19324402
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910022462A KR940001727B1 (ko) | 1991-12-07 | 1991-12-07 | 데이타 검출회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR940001727B1 (ko) |
-
1991
- 1991-12-07 KR KR1019910022462A patent/KR940001727B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR940001727B1 (ko) | 1994-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR880003238A (ko) | 클럭 재생 장치 | |
KR930003595A (ko) | 위상 오차 처리기 | |
US5923190A (en) | Phase detector having a sampling circuit | |
JPH0775343B2 (ja) | 同期検出回路及び方法 | |
JP2771354B2 (ja) | 復調器 | |
US3590381A (en) | Digital differential angle demodulator | |
KR890011192A (ko) | 디지탈 fm 복조장치 | |
KR930015379A (ko) | 데이타 검출회로 | |
KR840000123A (ko) | 이중 모우드 음색검출기 회로 | |
JP3107968B2 (ja) | Nrz−rz信号変換回路 | |
KR960003182A (ko) | Hdlc nrzi 통신 시스템에서의 선로이중화장치 | |
RU2011997C1 (ru) | Цифровой периодомер | |
SU470927A1 (ru) | Устройство мажоритарного декотировани при трехкратном повторении дискретной информации | |
KR940004997Y1 (ko) | 디지틀 데이터 신호의 에러검출 장치 | |
JPS55145452A (en) | Receiving timing signal producing system | |
KR960027396A (ko) | 고속전송시스템의 경보발생장치 | |
SU1062676A1 (ru) | Устройство дл ввода информации | |
RU2012148C1 (ru) | Приемное устройство последовательностей максимальной длины | |
SU1201831A1 (ru) | Устройство дл ввода информации | |
KR100217156B1 (ko) | 디지탈 데이타열 레벨 검출장치 | |
SU1711169A1 (ru) | Устройство дл сопр жени электронной вычислительной машины с магнитофоном | |
SU882018A1 (ru) | Цифровой дешифратор ЧМ Сигналов | |
SU781807A1 (ru) | Устройство дл сравнени двоичных чисел | |
KR900002618A (ko) | 팩시밀리의 코드 감지회로 | |
KR0149720B1 (ko) | 맨체스터 디코더 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 19971211 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |