SU1201831A1 - Устройство дл ввода информации - Google Patents

Устройство дл ввода информации Download PDF

Info

Publication number
SU1201831A1
SU1201831A1 SU843774976A SU3774976A SU1201831A1 SU 1201831 A1 SU1201831 A1 SU 1201831A1 SU 843774976 A SU843774976 A SU 843774976A SU 3774976 A SU3774976 A SU 3774976A SU 1201831 A1 SU1201831 A1 SU 1201831A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
register
counter
outputs
Prior art date
Application number
SU843774976A
Other languages
English (en)
Inventor
Игорь Павлович Кульченко
Анатолий Иванович Бесчастный
Original Assignee
Войсковая часть 42347
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Войсковая часть 42347 filed Critical Войсковая часть 42347
Priority to SU843774976A priority Critical patent/SU1201831A1/ru
Application granted granted Critical
Publication of SU1201831A1 publication Critical patent/SU1201831A1/ru

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ , содержащее элементы коммутации , подключенные через дешифратор к информационным входам первого регистра, счетчик, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, первый элемент ИЛИ, генератор импульсов, элемент И, элемент И-НЕ, выходы шифратора- подключены к входам первого элемента ИЛИ, выход которого подключен к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого подключен к R-входу счетчика, выход которого подключен к первым входам элементов И и И-НЕ, выход элемента И - подключен к входу синхронизации первого регистра, вход сброса которого  вл етс  управл юш,им входом устройства , отличающеес  тем, что, с целью расширени  области применени  путем формировани  кодов при отпускании коммутационных элементов, в него введены второй регистр , коммутатор, Т-триггер, элемент задержки , элемент НЕ. второй, третий и четвертый элементы ИЛИ, информационные входы второго регистра подключены к выходам шифратора, выходы первого и второго регистров соответственно и выход элемента И подключены к информационным входам первой и второй групп коммутатора, выходы которого  вл ютс  информационными выхо .аами .устройства, выход первого элемента ИЛИ подключен к первым входам второго и третьего элементов ИЛИ, выход второго элемента ИЛИ - к входу сброса второго регистра, второй вход второго элемента ИЛИ и вход элемента НЕ объединены с входом сброса первого регистра, выход элео мента HF. подключен к входу Т-триггера, инверсный выход которого подключен к (Л второму входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и входу элемента задержки, а пр мой выход - к второму входу элемента И-НЕ, выход которого подключен к второму входу третьего элемента ИЛИ, выход которого подключен к управл ющему входу коммутатора , выход элемента задержки подго ключен к второму входу элемента И, выход которого подключен к входу синхронизации второго регистра, выход счетчика - к первому входу четвертого элемента ИЛИ, вто00 рой вход которого подключен к выходу гесо нератора имцульсов, а выход - к счетному входу счетчика.

Description

Изобретение относитс  к вычислительной технике и автоматике и может быть использовано дл  ввода,информации в электронные вычислительные машины (ЭВМ) с клавиатуры , а также от даухпозиционных датчиков . последовательного способа действи  (после срабатьшани  одного элемента следует его отпускание, а затем срабатывание следующего и т.д.). Цель изобретени  - расширение области применени  устройс  ва. На чертеже представлена функциональна  схема предлагаемого устройства. Устройство содержит элементы 1 ком . мутации, шифратор 2, первый регистр 3, второй регистр 4, Т-триггер 5, счетчик 6, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 7, коммутатор 8 выходных слов, третий элемент ИЛИ 9, первый элемент ИЛИ 10, второй элемент ИЛИ 11, генератор 12 импульсов,четвертый элемент ИЛИ 13, элемент И 14, элемент 15 задержки, элемент НЕ 16, элемент И-НЕ 17. Устройство работает следующим образом., в статическом состо нии при отсутствии сигналов с выходов элементов 1 коммутации шифратор 2 формирует на выходах логические О, первый регистр 3, второй регистр 4, Т-триггер 5, счетчик 6 наход тс  в нулевом состо нии, на входе сброса счетчика 6 сформирована логическа  1 с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7, котора  запрещает счет, на управл ющем входе V коммутатора 8 сформирована логическа  1 с выхода третьего элемента ИЛИ 9, (n-f 1) входов второй .группы коммутатора 8 подключены к выходу устройства. Таким образом., устройство находитс  в режиме ожидани . При замыкании элемента коммутации на выходе шифратора 2 по вл етс  двоичный код элемента коммутации. По вление кода формирует логическую 1 на рыходе первого элемента ИЛИ 10, котора  поступает на первые входы второго элемента ИЛИ 11 и третьего элемента ИЛИ 9, а также на первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7, на втором входе которого установлена логическа  I с инвертирующего выхода Т-триггера 5. На-выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7 формируетс  логический О, разрешающий счет импульсов, непрерывно поступающих на счетный вход счетчика б с выхода генератора 12 импуль .сов через четвертый элемент ИЛИ 13 Если элементы коммутации срабатывают с «дребезгом, т.е. при замыкании или размыкании контактов на их выводах формируетс  сери  хаотических по амплитуде -  частоте импульсов, то и разрешение на обнул ющем входе счетчика 6 будет прерывистым - каждый новый импульс «дребезга будет обнул ть счетчик 6 и счет будет начинатьс  сначала. Только после окончани  «дребезга на обнул ющем входе счетчика 6 установитс  устойчивый логический О, счетчик 6 сосчитает необходимое количество ; импульсов и на его выходе переполнени  сформируетс  логическа  1, котора  поступает на первьш вход четвертого элемента ИЛИ 13 и запрещает прохождение импульсов с выхода генератора 12 импульсов на вход счетчика 6. Эта же логическа  1 через элемент И 14, открытый по второму входу логической I, поступающей с инвертирующего выхода Т-тритгера 5 через элемент 15 задержки, поступает на.входы синхронизации первого регистра 3, второго регистра 4 и на (п+1)-ые информационные входы коммутатора 8. При этом в первый регистр 3 и второй регистр 4 запишетс  код элемента коммутации с выхода шифратора 2. С выходов первого регистра Зп-разр дный код через коммутатор 8 поступает на выход устройства . Одновременно на (n-fl)-ый информационный выход коммутатора 8 поступает логическа  1 с (п+1)-го информационного входа второй группы коммутатора 8. Таким образом, на выход устройства и на входные шины ЭВМ поступает (п + 1)разр дный код-, п-разр дов которого  вл ютс  собственно кодом коммутационного элемента , а логическа  1 в (п-ь1)-ом разр де показывает, что этот коммутационный элемент замкнут. После считывани  кода ЭВМ формирует импульс логический О , сигнализирующий об окончании приема и поступающий по служебной шине на обнул ющий вход первого регистра 3, на второй вход второго элемента ИЛИ И и через элемент НЕ 16 - на счетный вход Т-триггера 5. При этом выходы первого регистра 3 устанавливаютс  в нулевое состо ние, выходы второго регистра 4 не измен ют своего состо ни , так как на вход сброса второго регистра 4 через второй элемент ИЛИ 11 поступает логическа  1 с выхода первого элемента ИЛИ 10, Т-триггер 5 переходит в единичное состо ние. Логический О с инвертирующего выхода Т-триггера 5 поступает на второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7 и через элемент 15 задержки - на второй вход элемента И 14. На выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7 по вл етс  логическа  I, котора  блокирует счет импульсов и обнул ет счетчик 6. Логический О с выхода элемента И 14 поступает на (п + 1)-ые. информационные входы коммутатора 8, на управл ющий вход которого поступает логическа  1 с выхода первого элемента КЛИ 10 череэ третий элемент ИЛИ 9. Таким образом , на выходе коммутатора 8 по вл етс  улевой код, В таком состо нии схема остаетс  до момента отпускани  элемента коммутации .
При отпускании элемента коммутац-ии на выходах шифратора 2, а, следовательно, на выходе первого элемента ИЛИ 10 устанавливаетс  логический 0. При наличии «дребезга через шифратор 2, первый элемент ИЛИ 10, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 7 на R-вход счетчика 6 подаетс  прерывистый сигнал разрешени  счета (логический 0). Только после окончани  «дребезга на R-входе счетчика 6 установитс  устойчивый логический О, счетчик 6 сосчитает необходимое количество импульсов и наего выходе переполнени  сформируетс  логическа  1, котора  поступает на первый вход четвертого элемента ИЛИ 13 и запрещает прохождение импульсов с выхода ге-. нератора 12 импульсов на вход счетчика 6. Эта же логическа  1 поступает на первый вход элемента 17, открытого по второму входу логической 1 с пр мого выхода Т-триггера 5. На выходе элемента И-НЕ 17 формируетс  логический О, который поступает на второй вход третьего элемента ИЛИ 9, на первом входе которого -находитс  логический О с выхода первого Элемента ИЛИ 10. С выхода третье.го элемента ИЛИ 9 логический О поступает на управл ющий вход коммутатора 8. В результате  -разр дный код коммутационного элемента с выхода второго регистра 4 через коммутатор 8 поступает на выход устройства. Одновременно на выход устройства поступает логический О с (n-f 1)-го входа первой группы коммутатора 8. Таким образом,на выход устройства, и на входнь1е информационные шины ЭВМ поступает (п+1)-разр дный код, п-разр дов которого  вл етс  собственно кодом коммутационного элемента, а логический О В {п + 1)-ом разр де показывает, что этот, коммутационный элемент разомкнут.
После считывани  кода ЭВМ формирует импульс (логический 0), сигнализирующий Об окончании приема и поступающий по
Служебной шине на второй вход второго эле мента ИЛИ 11, открытого логическим Q t выхода первого элемента ИЛИ 10 и на вход элемента НЕ 16. С выхода второго эле . мента ИЛИ II логический О поступает на
вход сброса второго регистра 4, при этом его выходы устанавливаютс  в нулевое состо ние . Таким образом, на выходе коммутатора по вл етс  нулевой код. С выхода элемента НЕ 16 логическа  I поступает на
10 счетный вход Т-триггера 5, при этом Т-трнггер 5 переходит в нулевое состо ние. Логический О с пр мого выхода Т-триггера 5, поступает иа второй вход элемента И-НЕ 17, на выходе которого по вл етс  логическа  1, котора  через третий элемент ИЛИ
15 9 поступает на управл ющий вход коммута-. тора 8. Логическа  I с инвертирующего вы-, хода Т-триггера 5 поступает на второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7 и на вход элемента задержки 16. На выходе эле2 1«ента ИСКЛЮЧАЮЩЕЕ ИЛИ 7 по вл ет г с  логическа  1, котора  блокиру.ет счет импульсов и обнул ет счетчик 6. С выхода элемента 16 задержки, который включен с целью исключени  кратковременного по влени  логической 1 на выходе элемента И 14,
25 логическа  1 поступает на второй вход элемента И 14, на первый вход которого уже поступил логический О с выхода счетчика 6. Таким образом, схема прин ла исходное состо ние.
30 При отсутствии «дребезга в элементах коммутации устройство работает аналогично описанному, что позвол ет примен ть его с элементами коммутации любого типа.
Технический эффект от использовани  35 предлагаемого устройства по сравнению с известным заключаетс  в расширении области применени  устройства дл  ввбда ин .формации за счет формировани  и переда чи в ЭВМ кодов отпускани  элементов ком40 Лутации, что позвол ет осуществить более гибкое их сопр жение с ЭВМ.

Claims (1)

  1. УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ, содержащее элементы коммутации, подключенные через дешифратор к информационным входам первого регистра, счетчик, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, первый элемент ИЛИ, генератор импульсов, элемент И, элемент И-НЕ, выходы шифратора· подключены к входам первого элемента ИЛИ, выход которого подключен к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого подключен к R-входу счетчика, выход которого подключен к первым входам элементов И и И-НЕ, выход элемента И — подключен к входу синхронизации первого регистра, вход сброса которого является управляющим входом устройства, отличающееся тем, что, с целью расширения области применения путем формирования кодов при отпускании коммутационных элементов, в него введены второй ре- гистр, коммутатор, Т-триггер, элемент задержки, элемент НЕ, второй, третий и четвертый элементы ИЛИ, информационные входы второго регистра подключены к выходам шифратора, выходы первого и второго регистров соответственно и выход элемента И подключены к информационным входам первой и второй групп коммутатора, выходы которого являются информационными выходами устройства, выход первого элемента ИЛИ подключен к первым входам второго и третьего элементов ИЛИ, выход второго элемента ИЛИ — к входу сброса второго регистра, второй вход второго элемента ИЛИ и вход элемента НЕ объединены с входом сброса первого регистра, выход элемента НЕ подключен к входу Т-триггера, инверсный выход которого подключен к второму входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и входу элемента задержки, а прямой выход — к второму входу элемента И-НЕ, выход которого подключен к второму входу третьего элемента ИЛИ, выход которого подключен к управляющему входу коммутатора, выход элемента задержки подключен к второму входу элемента И, выход которого подключен к входу синхронизации второго регистра, выход счетчика — к первому входу четвертого элемента ИЛИ, второй вход которого подключен к выходу генератора импульсов, а выход — к счетному входу счетчика.
    SU „„ 1201831 >
SU843774976A 1984-07-19 1984-07-19 Устройство дл ввода информации SU1201831A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843774976A SU1201831A1 (ru) 1984-07-19 1984-07-19 Устройство дл ввода информации

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843774976A SU1201831A1 (ru) 1984-07-19 1984-07-19 Устройство дл ввода информации

Publications (1)

Publication Number Publication Date
SU1201831A1 true SU1201831A1 (ru) 1985-12-30

Family

ID=21132402

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843774976A SU1201831A1 (ru) 1984-07-19 1984-07-19 Устройство дл ввода информации

Country Status (1)

Country Link
SU (1) SU1201831A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 758121, кл. G 06 F 3/02, 1978. Авторское свидетельство СССР № 813398, кл. G 06 F 3/02, 1977. Авторское свидетельство СССР № 1062676, кл. G 06 F 3/02, 1982. *

Similar Documents

Publication Publication Date Title
EP0631391B1 (en) Decoded counter with error check and self-correction
SU1201831A1 (ru) Устройство дл ввода информации
KR940018761A (ko) 효율적인 데이타 인터페이스를 갖는 종속 접속가능한 주변장치 및 그 인터페이싱 방법
US3339145A (en) Latching stage for register with automatic resetting
RU2422984C2 (ru) Формирователь импульсов
SU1277387A2 (ru) Делитель частоты следовани импульсов
SU1062676A1 (ru) Устройство дл ввода информации
SU1599858A1 (ru) Устройство дл циклического опроса инициативных сигналов
RU2047272C1 (ru) Реверсивный двоичный счетчик
SU1656519A1 (ru) Устройство дл ввода информации
SU409385A1 (ru)
SU1003359A1 (ru) Однотактный кольцевой счетчик единичного кода
SU830359A1 (ru) Распределитель
RU1775854C (ru) Управл емый делитель частоты следовани импульсов
SU1128390A1 (ru) Делитель частоты следовани импульсов
SU1444937A1 (ru) Делитель частоты следовани импульсов с регулируемой длительностью импульсов
SU1310822A1 (ru) Устройство дл определени старшего значащего разр да
SU1539973A1 (ru) Формирователь импульсных последовательностей
SU1272342A1 (ru) Устройство дл вычислени показател экспоненциальной функции
SU411628A1 (ru)
SU437208A1 (ru) Синхронизатор импульсов
SU1439747A1 (ru) Устройство дл свертки кода числа по модулю
SU1076950A1 (ru) Регистр сдвига
SU717756A1 (ru) Устройство дл определени экстремального числа
SU1709549A1 (ru) Устройство дл приема дискретной информации