SU1439747A1

SU1439747A1 - Устройство дл свертки кода числа по модулю

Info

Publication number: SU1439747A1
Application number: SU874249021A
Authority: SU
Inventors: Борис Георгиевич Хмелевской; Вячеслав Федорович Зимаков; Юрий Васильевич Никишин
Original assignee: Пензенский Политехнический Институт
Priority date: 1987-05-25
Filing date: 1987-05-25
Publication date: 1988-11-23

Abstract

Изобретение относитс к вычислительной технике. Устройство с пн- формах ионным входом 1 и тактовыми входами 6,11 содержит группы элементов И 2-5, регистр 7, выполненный на триггерах 8, элемент И 9, элемент PfflH 10, счетчнк 12. Использование узлов со статической установкой обеспечивает сокращение аппаратурных затрат. 2 ил.

Description

SS (/

С

Фие.1

/3

Изобретение относитс к вьгчнсли- тельнор технике и может быть использовано в контрольной аппаратуре дл проверки ввода, обработки и передачи информации.

Цель изобретени - сокращение аппаратурных затрат.

На фиг. 1 представлена схема устройства дл свертки кода числа по мо- дулю, на фиг. 2 - временна диаграмма работы устройства.

Устройство (фиг. 1) имеет информационный вход.1 с первой по четвертую группы элементов И 2-5, первьм тактовый вход 6, регистр 7, содержа щий триггеры 8, элемент И 9, элемент ИЛИ 10, второй тактовый вход 1 , счечик 12 и выход 13.

Устройство работает следующим об- разом.

В исходном состо нии счетчик I2 и триггеры 8 регистра Л сброшены, на и пр мых выходах присутствуют уровни логического нул , а на инверсных выходах триггеров 8 -логической единицы.На информационном входе 1 представлены нулевые логические уровни, так как отсутствует код преобразуемого числа. На входе 6 устройства еще нет и -{пульса и присутствует уровень логического нул . Поэтому на обоих входах всех элементов И 2 первой группы нулевые уровни, Что обуславливает уровни логических нулей и на их выходах и, следовательно, отсутствие сигнала установки на установочных входах триггеров В. На входе 11 устройства присутствует логическа единица и уровни логической единицы на инверсных выходах Bcejt триггеров 8 предопредел ют наличие сигналов разрешени сбр са всех триггеров 8 в виде уровней логической единицы на выходах всех элементов И 4 третьей грзшпы и на вторых входах всех элементов И 3 второй группы. Однако нулевые логически уровни с пр мых выходов триггеров 8, поступающие на первые входы этих элементов, обуславливают нулевые логические уровни на их выходах и на входах сброса триггеров 8, что означает отсутствие сброса. Нулевые логические уровни на вьрсодах элементов И 3 второй группы предопредел ют уровень логического нул на йыходе элемента ИЛИ 10 и на счетном входе счетчика 12, что обеспечивает сохранение этим счетчиком состо ни

5

Q

0

5 дс

0

5

0

5

сброса и нулевых уровней на его выходах . Единичные логические уровни с инверсных выходов триггеров В, поступа на входы элемента И 3, обуславливают на его выходе уровень логической единицы, который по вторым входам создает услови дл открыти элементов И 5 четвертой группы. Однако на выходах счетчика 12 наход тс нулевые логичес ие уровни, что предопредел ет нулевые логические уровни на первых входах этих элементов и на их выходах, а значит и на выходе 13 устройства.

Дл подготовки устройства к работе необходимо установить на информационном входе 1 устройства закодированный логическими уровн ми код преобразуемого числа, что не вызывает каких-либо изменений состо ний выходов элементов устройства. Работа устройства начинаетс с подачи на вход 6 устройства импульса, по длительности не меньшего времени установки триггеров. Поступа на первые входы всех элементов И 2 первой группы , этот импульс совместно с единичными уровн ми соответствующих разр дов информационного входа 1,, присутствующими на вторых входах соответствующих элементов И 2 группы, вызывает с задержкой на врем переключени по вление уровн логической единицы на выходах этих элементов и на входах установки соответствующих триггеров 8. Это в свою очередь вызывает установку в единичное состо ние соответствующих триггеров В с задержкой на врем установки, равное периоду переключени двух логических элементов. Обща задержка переключени триггеров 8 относительно переднего фронта импульса на входе 6 составл ет за счет элементов И 2 первой группы три периода переключени логического элемента. Через один период переключени логического элемента от момента по влени импульса на входе 6 устройства на вход 11 устройства подаетс нулевой логический уровень, который с задержкой еще на один период переключени логического элемента за счет элементов И 4 третьей группы блокирует по второму входу элементы И 3 второй группы и предотвращает выработку сигналов сброса триггеров 8. Сброс первого разр да регистра 7 будет блокирован через

один период переключени элемента от переднего фронта импульса на входе 6 устройства. Дл остальных разр дов регистра 7 блокировка сброса возникает через два периода переключени логического элемента за счет соответствующих элементов И 4 третьей группы.

Таким образом, сигналы самосброса триггеров 8 могут возникнуть лишь по истечении трех периодов переключени логических элементов за счет задержки элементов И 2 первой группы и триггеров 8, а уровни, блокирующие сброс, формируютс уже через два таких периода, что гарантирует надежную установку триггеров 8 регистра 7. Благодар блокировке импульсы самосброса триггеров 8 через элемент ИЛИ 10 не поступают на счетный вход счетчика 12, а на его установочный вход в течение всего периода действи импульса на входе 6 устройства действует сигнал установки. Поэтому на прот жении всего периода действи импульса на входе 6 устройства на триггерах 8,регистра 7 сохран етс код преобразуемого числа, а счетчик 12 остаетс в нулевом состо нии. Так как в коде преобразуемого числа имеетс хот бы одна единица, то на инверсном выходе по крайней мере одного триггера 8 по вл етс нулевой логический уровень, вызывающий уровень логического нул на вьпсоде элемента И 9, который по вторым входам блокирует элементы И 5 четвертой группы до момента сброса последней единицы в регистре 7 и не допускает прохождение информации через упом нутые элементы на выход 13 устройств

После завершени импульсов на входе 6 устройства нулевой уровень на первых входах элемента И 2 первой группы вызывает с задержкой в один период переключени логического элемента по вление уровней логического нул на их выходах и прекращение действи сигнала установки на установоч Hbix входах триггеров 8. На вход 11 устройства с задержкой в один период .переключени логического элемента относительно входа 6 устройства и соответственно на входы элементов И 4 третьей группы и первого элемента И второй группы поступает уровень логической единицы. Если первый триггер 8 установлен в единичное состо

10

15

20

25

39747

ние, то уровень логической единицы с его пр мого выхода присутствует на первом входе первого элемен га И 3 второй группы и при по влении на его втором входе единичного логического уровн через период переключени логического элемента на выходе этого элемента И 3 по вл етс уровень логической единицы. Он поступает на вход сброса первого триггера 8 и с задержкой на врем переключени триггера от входа сброса до его пр мого выхода, равной периоду переключени логического элемента , вызывает на этом выходе по вление нулевого логического уровн . Этот уровень, поступив на первый вход первого элемента И 3 второй группы , вызьшает с задержкой на врем переключени этого элемента на его выходе и на входе сброса первого триггера 8 уровень логического нул .

Таким образом, импульс длительностью в два периода переключени логического элемента по вл етс на входе сброса первого триггера 8 с задержкой от момента окончани импульса на входе 6 устройства, равной упом нутому времени переключени этого триггера от входа сброса до его пр мого выхода. Одновременно импульс сброса триггера 8 через элемент ИЛИ 10 с задержкой на врем его переключени поступает на счетный вход счетчика 12, перевод его по переднему фронту в следующее состо ние, и на соответствующий вход элемента И 9, не снима блокировки по вторым входам элементов И 5 четвертой группы.

После завершени сброса первого триггера 8 единичный логический уровень с его инверсного выхода поступает на первый вход первого элемента И 4 третьей группы, на остальных вхо- с дах которого уже установлены уровни логической единицы, и с задержкой на врем его переключени вызьюает на выходе этого элемента единичный логический уровень . Этот уровень поступает на второй вход второго элемента И 3 второй группы, иницииру процесс сброса второго триггера 8, и на второй вход второго элемента И 4 третьей группы, готов услови дл сброса третьего триггера 8. Если в момент поступлени разрешени сброса на второй вход второго элемента И 3 второй группы первый триггер 8 был в нулевом состо нии, то уровень логического ну30

35

40

50

55

л е его пр мого выхода, действу на первом входе второго элемента И 3 второй группы, блокирует выдачу этнм элементом сигнала сброса на этот триггер, а единичный логический уровень с его инверсного вькода по первому входу второго элемента И 4 третьей группы готовит услови дл разрешени сброса следующего триггера 8.Если второй триггер 8 в момент поступлени разрешени сброса был в единичном состо нии, то уровень логической единиды с его пр мого вькода уже действовал на первом входе второго элемента И 3 второй группы. Поэтому при поступлении уровн логической единицы с выхода первого элемента И 4 третьей группы на второй вход второго элемента И 3 второй группы на выходе последнего с задержкой на врем его переключени по вл етс единичный уровень, которьй запускает процесс сброса второго триггера 8. Процесс сброса этого триггера аналогичен описанному процессу сброса первого триггера 8.

Процесс последовательного сброса Триггеров 8, сопровождаемьй подсчетом импульсов сброса на счетчике 12, продолжаетс до тех пор, пока не будет сброшен последний триггер 8 регистра 7. Тогда единичные уровни с инверсных выходов всех триггеров поступают на все входы элемента И 9 и через период переключени этого элемента единичный уровень с выхода этого элемента поступает на вторые входы всех элементов И 5 четвертой группы, разрешив прохождение через эти элементы уровней с выходов счетчика 12 на выход 13 устройства. После этого состо ние выходов элементов

10

15

20

Claims

Формула изобретени

Устройство дл свертки кода числа по модулю содержащее с первой по четвертую группы элементов И, регистр счетчик, элемент И и элемент ИЛИ, при чём первые входы элементов И первой группы объединены и соединены с первым тактовым входом устройства, входы разр дов информационного входа которого соединены с вторыми входами соответствующих элементов И первой груп пы, выходы которых подключены к входам установки триггеров соответствующих разр дов регистра, пр мые выходы которых соединены с первыми входами соответствующих элементов И второй группы, выходы которых подключены к входам сброса триггеров соответствующих разр дов регистра и к соответствующим входам элемента ИЛИ, выход которого соединен со счетным входом счетчика, инверсные выходы триггеров разр дов регистра соединены с соответствующими входами элемента И и с первьши входами соответствующих элементов И третьей группы, выходы которых соединены с вторыми входами 30 последующих элементов И второй группы, выход каждого предыдущего Элемента И третьей группы соединен с вторым входом последующего элемента И третьей группы, выходы разр дов счетчика соединены с первыми входами элементов И четвертой группы , вторые входы которьпс объединены и подключены к выходу элемента И, выходы элементов И четвертой группы вл ютс выходом устройства, о т 25

35

40

личающеес тем, что.

с целью сокращени аппаратурных затрат, второй тактовый вход устройства соединен с установочным входом счет- устройства не мен етс до подачи еле- 45 чика, с вторыми входами первых эле- дукицего импульса на вход 6 устройства, ментов И второй и третьей групп и с при поступлении которого цикл рабо- третьими входами элементов И треть- ты устройства повтор етс .ей группы, кроме первого.

5

0

Формула изобретени

Устройство дл свертки кода числа по модулю содержащее с первой по четвертую группы элементов И, регистр, счетчик, элемент И и элемент ИЛИ, причём первые входы элементов И первой группы объединены и соединены с первым тактовым входом устройства, входы разр дов информационного входа которого соединены с вторыми входами соответствующих элементов И первой группы , выходы которых подключены к входам установки триггеров соответствующих разр дов регистра, пр мые выходы которых соединены с первыми входами соответствующих элементов И второй группы, выходы которых подключены к входам сброса триггеров соответствующих разр дов регистра и к соответствующим входам элемента ИЛИ, выход которого соединен со счетным входом счетчика, инверсные выходы триггеров разр дов регистра соединены с соответствующими входами элемента И и с первьши входами соответствующих элементов И третьей группы, выходы которых соединены с вторыми входами 0 последующих элементов И второй группы, выход каждого предыдущего Элемента И третьей группы соединен с вторым входом последующего элемента И третьей группы, выходы разр дов счетчика соединены с первыми входами элементов И четвертой группы , вторые входы которьпс объединены и подключены к выходу элемента И, выходы элементов И четвертой группы вл ютс выходом устройства, о т 5

35

0

личающеес тем, что.

с це