RU2012148C1 - Приемное устройство последовательностей максимальной длины - Google Patents
Приемное устройство последовательностей максимальной длины Download PDFInfo
- Publication number
- RU2012148C1 RU2012148C1 SU4955164A RU2012148C1 RU 2012148 C1 RU2012148 C1 RU 2012148C1 SU 4955164 A SU4955164 A SU 4955164A RU 2012148 C1 RU2012148 C1 RU 2012148C1
- Authority
- RU
- Russia
- Prior art keywords
- shift register
- output
- key
- sequences
- input
- Prior art date
Links
Landscapes
- Error Detection And Correction (AREA)
Abstract
Сущность изобретения: приемное устройство содержит два регистра сдвига 1,6, элемент ИЛИ - НЕ 2, элемент ИЛИ 3, контролируемый элемент И 4, ключ 5, элемент И 7, сумматор по модулю два 8. 1 ил.
Description
Изобретение относится к технике связи.
Цель изобретения - повышение быстродействия.
На чертеже изображена структурная электрическая схема предложенного приемного устройства.
Приемное устройство содержит первый регистр 1 сдвига, элемент ИЛИ-НЕ 2, элемент ИЛИ 3, контролирующий элемент И 4, ключ 5, второй регистр 6 сдвига, элемент И 7, сумматор 8 по модулю два.
Устройство работает следующим образом.
Устройство осуществляет одновременный и параллельный анализ принимаемой М-последовательности по двум признакам: по серии, состоящей из n единиц, и по серии, состоящей из (n-1) нулей (аналогично прототипу). При этом решение о приеме М-последовательности принимается по тому признаку, который поступит раньше.
Принимаемая М-последовательность поступает на вход устройства и записывается в (2n-1)-разрядный регистр 1 сдвига. Тактовые генераторы, обеспечивающие функционирование регистров сдвига 1 и 6 (запись и продвижение информации в них) не показаны.
Элемент ИЛИ-НЕ 2 используется для обнаружения серии из (n-1) нулей во всей последовательности импульсов, записываемых в регистр 1 сдвига. При появлении такой серии на выходе элемента ИЛИ-НЕ 2 формируется сигнал логической единицы, который через элемент ИЛИ 3 поступает на управляющий вход ключа 5.
Контролирующий элемент И 4 используется для обнаружения серии из n единиц в последовательности импульсов, записываемых в регистр 1 сдвига. При появлении такой серии на выходе элемента И 4 формируется сигнал логической единицы, который через элемент ИЛИ 3 также поступает на управляющий вход ключа 5.
При наличии сигнала на управляющем входе ключ 5 замыкается, т. е. другой вход ключа 5 соединяется с его выходом. При этом обеспечивается создание цепи обратной связи для n-разрядного регистра 6 сдвига; выходы разрядов регистра 6 - элементы И 7 - сумматор 8 по модулю два - ключ 5 - вход регистра 6. Причем структура обратной связи (подключение того или иного разряда регистра 6) определяется сигналами, поступающими на вторые входы элементов И 7 с выходом буферных разрядов (2n-1) разрядного регистра 1 сдвига.
Одновременно с замыканием ключа 5 осуществляется (n-1)-кратное продвижение символа, записанных в n-разрядный регистр 6 сдвига, охваченный цепями обратной связи. Это продвижение осуществляется с помощью тактового генератора. После этого ключ 5 размыкается и состояние разрядов (единицы и нуля), записанных в разрядах n-разрядного регистра 6 сдвига, определяет коэффициенты h1, h2. . . hn полинома обратной связи h(κ ), по которым однозначно определяется истинность ("своя" - "чужая") принятой М-последовательности.
Для удобства отображения информации о приеме "своей" М-последовательности сигналы с выходов регистра 6 сдвига могут быть выведены на индикатор, схему звуковой сигнализации или на какую-либо исполнительную схему.
Claims (1)
- ПРИЕМНОЕ УСТРОЙСТВО ПОСЛЕДОВАТЕЛЬНОСТЕЙ МАКСИМАЛЬНОЙ ДЛИНЫ, содержащее первый регистр сдвига, выходы которого подключены к входам элемента ИЛИ - НЕ и первым входам элементов И, вторые входы которых соединены с выходами второго регистра сдвига, а выходы элементов И подключены к входам сумматора по модулю два, выход которого соединен с сигнальным входом ключа, выход которого подключен к входу второго регистра сдвига, отличающееся тем, что, с целью повышения быстродействия, введены последовательно соединенные контролирующий элемент И, к входам которого подключены соответствующие выходы первого регистра сдвига, и элемент ИЛИ, второй вход и выход которого соединены соответственно с выходом элемента ИЛИ - НЕ и с управляющим входом ключа.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU4955164 RU2012148C1 (ru) | 1991-06-26 | 1991-06-26 | Приемное устройство последовательностей максимальной длины |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU4955164 RU2012148C1 (ru) | 1991-06-26 | 1991-06-26 | Приемное устройство последовательностей максимальной длины |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2012148C1 true RU2012148C1 (ru) | 1994-04-30 |
Family
ID=21584299
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU4955164 RU2012148C1 (ru) | 1991-06-26 | 1991-06-26 | Приемное устройство последовательностей максимальной длины |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2012148C1 (ru) |
-
1991
- 1991-06-26 RU SU4955164 patent/RU2012148C1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR870009595A (ko) | 직렬-비트 2의 보수 디지탈 신호 처리 장치 | |
RU2012148C1 (ru) | Приемное устройство последовательностей максимальной длины | |
US3271742A (en) | Demodulation system | |
EP0292943A3 (en) | Digital input/output circuit capable of sending and receiving data in different modes | |
KR100296208B1 (ko) | 기능신호를지연시키는회로장치 | |
CA2048995A1 (en) | Digital circuit for encoding binary information | |
GB1363707A (en) | Synchronous buffer unit | |
RU2012165C1 (ru) | Устройство дешифрации m-последовательностей | |
KR940004997Y1 (ko) | 디지틀 데이터 신호의 에러검출 장치 | |
RU2030115C1 (ru) | Электронный ключ кода морзе | |
SU1117848A1 (ru) | Дешифратор двоичного циклического кода | |
SU489236A1 (ru) | Имитатор искажений телеграфных посылок | |
SU1469561A1 (ru) | Устройство дл имитации ошибок в двоичном канале св зи | |
SU1107328A1 (ru) | Устройство дл передачи многочастотных сигналов | |
SU653743A1 (ru) | Устройство декодировани | |
SU1741268A1 (ru) | Устройство дл декодировани последовательного двоичного кода с интервалами ограниченной длины формата (2,7) | |
SU767991A1 (ru) | Устройство дл обнаружени м-последовательностей | |
SU1080252A2 (ru) | Устройство дл приема самосинхронизирующейс дискретной информации | |
SU1166293A1 (ru) | Распределитель импульсов | |
SU1658391A1 (ru) | Преобразователь последовательного кода в параллельный | |
SU1177910A1 (ru) | Устройство для формирования четверично-кодированных последовательностей | |
JP3309399B2 (ja) | アラーム検出回路 | |
SU1126945A1 (ru) | Устройство дл ввода информации | |
RU2013017C1 (ru) | Устройство для приема м-последовательности | |
SU1185601A1 (ru) | Реверсивный счетчик |