SU489236A1 - Имитатор искажений телеграфных посылок - Google Patents
Имитатор искажений телеграфных посылокInfo
- Publication number
- SU489236A1 SU489236A1 SU1999495A SU1999495A SU489236A1 SU 489236 A1 SU489236 A1 SU 489236A1 SU 1999495 A SU1999495 A SU 1999495A SU 1999495 A SU1999495 A SU 1999495A SU 489236 A1 SU489236 A1 SU 489236A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- register
- output
- elements
- outputs
- input
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
(54) ИМИТАТОР ИСКАЖЕНИЙ ТЕЛЕГРАФНЫХ ПОСЫЛОК
1
Изобретение относитс к телеграфии и передаче данных, а именно к имитаторам искажений по заданному веро тностному закону .
Известен имитатор искажений телеграфных посылок, содержащий формирователь фронтов, выход которого через запрещающий элемент, сдвигающий регистр, соединенный с элементами совпадени , подключены к входу триггера.
Однако известный имитатор искажений характеризуетс недостаточной точностью реализации нормального закона распределени искажений.
Целью изобретени вл етс повышение точности реализации нормального закона i распределени искажений. j Дл этого в имитатор введены последоi вательно соединенные двоичный счетчик и ; элементы дл объединени , а также после- I довательно соединенные Ш -разр дный регистр и сумматор по модулю два, причем выход формировател фронтов подключен соответственно к входам двоичного счетчика и Ш-разр дного регистра, выходы которого подключены соответственно к первым входам элементов совпадени , к вторым входам последних подключены выходы элементов дл обьединени , при этом выход сумматора по модулю два подключен к второму входу Щ -разр дного регистра.
На чертеже приведена структурна электрическа схема имитатора.
Имитатор искажений телеграфных посылок содержит формирователь фронтов 1, выход которого через запрещающий элемент 2, сдвигающий регистр 3, который соединен с восемью элементами совпадени 4-11 , подключен к входу триггера 12, а также последовательно соединенные двоичный счетчик 13 и элементы дл об« едине- ни 14-17 и последовательно соединенные
tTl -разр дный регистр 18 и сумматор по модулю два 19, причем выход формировател фронтов 1 подключен соответственно к входам двоичного счетчика 13 и ГП -разр дного регистра 18, выходы которого подключены соответственно к входам элементов совпадени , 4-11, к вторым входам которых подключены выходы элементов дл объединени 14-17, при этом вы- ход сумматора 19 подключен к второму входу tn -разр дного регистра 18.
Имитатор работает следующим образом.
Выходы двоичного счетчика 13 через
элементы дл обьединени 14-17 и элементы совпадени 4-11 управл ют регистром 3, на тактовый вход которого поступают тактовые импульсы через элемент 2. Выход регистра 3 соединен с триггером 12.
По мере насчета двоичным счетчиком фронтов от формировател фронтов 1 срабатывают элементы дл объединени 14-17 выходов счетчика 13, собранные таким
образом, чтобы частость по влени импульсов на их выходах соответствовала нормалному закону задани искажений.
Выбор знака искажени обеспечиваетс датчиком псевдослучайного сигнала (П - -разр дный регистр 18 и сумматор по модулю два 19).
. Запись единицы в первый разр д таких регистров производитс.Я сумматором по модулю два 19, работающим от второго и третьего разр дов.
Тот элемент совпадени 4-11, на который в данный момент воздействует элемент дл обьединени выходов счетчика 13 срабатывает и запишет единицу в соответствующий разр д регистра 3.
Продвижение единицы по регистру 3 осуи;ествл етс так товыми импульсами.
поступающими на его тактовый вход. Элемент 2 запрещает поступление тактовых импульсов на врем воздействи сигнала формировател фронтов 1.
Сигнал с выхода регистра 3, снимаемый с задержкой, определ ющей величину искажений посылки, переключает триггер 12.
Claims (1)
- Формула изобретениИмитатор искажений телеграфных посылок , содержащий формирователь фронтов, выход которого через запрещающий элемент , сдвигающий регистр, соединенный с элементом совпадени , подключен к входу триггера, отличающийс тем, что, с целью повышени точности реализации нормального закона распределени искажений, введены последовательно соединенные двоичный счетчик и элементы дл объединени , а также последовательно соединенные М -разр дный регистр и сумматор по модулю два, причем выход формировател фронтов подключен соответ ственно к входам двоичного счетчика и т -разр дного регистра, выходы которог подключены соответственно к первым входам элементов совпадени , к вторым входам последних подключены выходы элементов дл объединени , при этом выход сумматора по модулю два подключен к второму входу П1Г-ра р дного регистра.0@Й ИIIШШШШЕап19±I.дДзи Ё:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1999495A SU489236A1 (ru) | 1974-02-22 | 1974-02-22 | Имитатор искажений телеграфных посылок |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1999495A SU489236A1 (ru) | 1974-02-22 | 1974-02-22 | Имитатор искажений телеграфных посылок |
Publications (1)
Publication Number | Publication Date |
---|---|
SU489236A1 true SU489236A1 (ru) | 1975-10-25 |
Family
ID=20576837
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1999495A SU489236A1 (ru) | 1974-02-22 | 1974-02-22 | Имитатор искажений телеграфных посылок |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU489236A1 (ru) |
-
1974
- 1974-02-22 SU SU1999495A patent/SU489236A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU489236A1 (ru) | Имитатор искажений телеграфных посылок | |
KR100266696B1 (ko) | 직렬 통신 인터페이스 회로 | |
Jansen et al. | Cascade jump controlled sequence generator and Pomaranch stream cipher | |
SU1734092A1 (ru) | Генератор псевдослучайной последовательности чисел | |
SU1117848A1 (ru) | Дешифратор двоичного циклического кода | |
SU767989A1 (ru) | Устройство дл мажоритарного декодировани кодов с повторением | |
SU1347167A1 (ru) | Генератор псевдослучайных чисел | |
SU437061A1 (ru) | Генератор цепеей маркова | |
RU2009617C1 (ru) | Устройство тактовой синхронизации | |
SU1504803A1 (ru) | Формирователь к-ичиых кодов | |
SU1176360A1 (ru) | Устройство дл передачи и приема информации | |
SU1322432A1 (ru) | Генератор псевдослучайной последовательности | |
SU871314A2 (ru) | Дискретный согласованный фильтр | |
SU554631A1 (ru) | Устройство циклового фазировани дл приема двоичной информации | |
SU1264165A1 (ru) | Накапливающий сумматор | |
SU1043636A1 (ru) | Устройство дл округлени числа | |
SU964965A1 (ru) | Устройство формировани сетки частот | |
SU882018A1 (ru) | Цифровой дешифратор ЧМ Сигналов | |
SU643870A1 (ru) | Арифметическое устройство параллельного действи | |
SU1117648A1 (ru) | Веро тностный /1, @ /-полюсник | |
SU894714A1 (ru) | Микропроцессорный модуль | |
RU2012148C1 (ru) | Приемное устройство последовательностей максимальной длины | |
SU980093A1 (ru) | Генератор случайных чисел | |
SU512591A1 (ru) | Устройство выделени рекуррентного синхросигнала с исправлением ошибок | |
SU1501283A1 (ru) | Устройство дл исправлени ошибок |