SU512591A1 - Устройство выделени рекуррентного синхросигнала с исправлением ошибок - Google Patents
Устройство выделени рекуррентного синхросигнала с исправлением ошибокInfo
- Publication number
- SU512591A1 SU512591A1 SU1900884A SU1900884A SU512591A1 SU 512591 A1 SU512591 A1 SU 512591A1 SU 1900884 A SU1900884 A SU 1900884A SU 1900884 A SU1900884 A SU 1900884A SU 512591 A1 SU512591 A1 SU 512591A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- recurrent
- series
- unit
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
1
Изобретение относитс к электросв зи, в частности к устройствам синхронизации, и может использоватьс дл поме.хоустойчивого выделени сигналов фазового нуска в аппаратуре передачи двоичной информации.
Известно устройство выделени рекуррентного синхросигнала с исправлением ошибок, содержащее объединенные по входу две цени, одна из которых состоит из последовательно соединенных приемного блока и формировател , а втора - из последовательно соединенных блока обработки сигналов, элемента «ИЕТ н счетчика совладений, при этом между выходов приемного блока и выходом формировател включена схема сравнени .
Однако известное устройство обладает недостаточно высокой точностью выделени синхросигналов , так как решение об исправлении каждого принимаемого знака основываетс лишь на однократной его нроверке на соответствие .рекуррентному закону.
Цель изобретени - повышение точности выделени синхросигналов.
Дл этого между выходами схемы сравнени и формировател включены последовательно соединенные решающий блок, нереключатель , унравл ющий вход которого соединен с выходом блока обработки сигналов, и блок исправлени ошибок, причем выход переключател соединен с входами сброса решающего блока и элемента «НЕТ.
На чертеже приведена структурна электрическа схема устройства.
Устройство выделени рекуррентного си«хросигнала с исправлением ошибок содержит объединенные по входу две цепи, одна из которых состоит из последовательно соединенных .приемного блока 1, формировател 2 и блока 3 исправлени ошибок, а втора - из последовательно соединенных блока 4 обработки сигналов, элемента «НЕТ 5 и счетчика 6 совпадений. Между выходом приемного блока 1 и другим выходом формировател 2 включена схема сравнени 7, а между выходом схемы сравнени 7 и другим входом блока 3 включены последовательно соединенные решаюнип блок 8, переключатель 9, управл ющий вход которого соединен с выходом блока 4, а выход - с выходами сброса решающего блока 8 Л1 элемента «НЕТ 5. Объединенные входы блоков 1 и 4 и выход блока 3 вл ютс соответственно входом и выходом устройства .
Устройство работает следующим образом.
Принимаемые сигналы поступают одновременно на в.ход приемного блока 1 и на вход блока 4 обработки сигналов. С выхода нриемного блока двоичные знаки следуют на формирователь 2 и схему сравнени 7. Результаты сравнени ноступают на решающий блок 8, реализующий исправление ошибочных знаков в соответствии с системой п рекуррентных уравнений дл каждого принимаемого знака последовательности, и представл ющий собой п-зпачный регистр сдвига.
Решающий блок 8 вместе с переключателем 9 реализует два алгоритма декодировани в зависимости то того, прин т анализируемый знак рекуррентной последовательности в нулевой зоне или нет. Если анализируемый знак прин т вне нулевой зоны (т. е. имеет определенную веро тность быть правильным), то исправление этого.здака производитс только при нарущении всех п рекуррентных урав)1ений . Если знак прин т в нулевой зоне (т. е. имеет определенную веро тность быть ошибочным ), то его исправление производитс и при наличии некоторых урав} ений, удовлетвор ющих коду.
Claims (1)
- Формула изобретениУстройство выделени рекуррентного синхросигнала с иоправлением ошибок, содержащее объединенные по входу две цепи, одна из которых состоит из последовательно соединенных приемного блока и формировател , а втора - из последовательно соединенных блока обработки сигналов, элемента «НЕТ и счетчика совпадений, при этом между выходом приемного блока и выходом формировател включена схема сравнени , отличающеес тем, что, с целью новышени точности выделени синхросигиалов, между выходами схемысравнени и формировател включены последовательно соединенные решающий блок, переключатель , уиравл юи1,ий вход которого соединен с выходом блока обработки сигналов, и блок исправлени он1ибок, причем выходпереключател соединен с входами сброса решающего блока и элемента «НЕТ.3x0Вы)(од
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1900884A SU512591A1 (ru) | 1973-04-02 | 1973-04-02 | Устройство выделени рекуррентного синхросигнала с исправлением ошибок |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1900884A SU512591A1 (ru) | 1973-04-02 | 1973-04-02 | Устройство выделени рекуррентного синхросигнала с исправлением ошибок |
Publications (1)
Publication Number | Publication Date |
---|---|
SU512591A1 true SU512591A1 (ru) | 1976-04-30 |
Family
ID=20547575
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1900884A SU512591A1 (ru) | 1973-04-02 | 1973-04-02 | Устройство выделени рекуррентного синхросигнала с исправлением ошибок |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU512591A1 (ru) |
-
1973
- 1973-04-02 SU SU1900884A patent/SU512591A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU512591A1 (ru) | Устройство выделени рекуррентного синхросигнала с исправлением ошибок | |
SU558658A3 (ru) | Устройство дл передачи цифровой информации | |
SU1117848A1 (ru) | Дешифратор двоичного циклического кода | |
SU1116547A1 (ru) | Устройство дл выделени рекуррентного синхросигнала | |
SU1474864A1 (ru) | Модем с многократной фазовой манипул цией и встроенным контролем достоверности | |
SU1083391A1 (ru) | Приемник синхронизирующей рекуррентной последовательности | |
SU1099417A1 (ru) | Цифровой фильтр сигналов телеинформации | |
SU430429A1 (ru) | Устройство приема цифровой информации для импульсных каналов и линий связи | |
SU1062874A1 (ru) | Приемник мажоритарно-уплотненных сигналов | |
SU1043636A1 (ru) | Устройство дл округлени числа | |
SU422116A1 (ru) | ||
SU625311A1 (ru) | Устройство дл передачи и приема двоичной информации | |
SU856021A1 (ru) | Устройство контрол характеристик цифровых каналов св зи | |
SU965006A1 (ru) | Устройство циклового фазировани аппаратуры передачи двоичных сигналов | |
SU646458A1 (ru) | Устройство дл передачи информации | |
SU788413A2 (ru) | Устройство дл цикловой синхронизации корректирующих кодов | |
SU1043635A2 (ru) | Устройство дл сортировки информации | |
SU1123051A1 (ru) | Устройство дл записи цифровой информации | |
SU648982A1 (ru) | Устройство дл исправлени одиночных ошибок | |
SU1667262A1 (ru) | Устройство дл исправлени ошибок | |
SU618859A1 (ru) | Устройство дл выделени рекуррентоного синхросигнала с исправлением ошибок | |
SU959286A2 (ru) | Устройство дл обнаружени ошибок бипол рного сигнала | |
SU1495800A1 (ru) | Устройство дл контрол информации в параллельном коде | |
SU1124311A1 (ru) | Табличный сумматор по модулю три с коррекцией ошибок | |
SU570196A1 (ru) | Многоканальный преобразователь "частота-код" |