SU788413A2 - Устройство дл цикловой синхронизации корректирующих кодов - Google Patents

Description

Изобретение относится к электросвязи и может использоваться в устройствах цикловой синхронизации систем передачи двоичной информации, закодированной блочными корректирующими кодами.

По основному авт. св. № 562938 известно ₅ устройс+во для цикловой синхронизации корректирующих кодов, содержащее приемник, накопитель, блок вычисления проверок, дешифратор, элемент НЕ, декодер, элемент НЕТ, делитель частоты, генератор тактовых импульсов, блок сравнения, формирователь 10 синдрома ошибок и регистр сдвига [1].

Однако точность синхронизации известного устройства невысока.

Цель изобретения — повышение точности синхронизации.

Для достижения этой цели в известное ¹⁵ устройство для цикловой синхронизации корректирующих кодов введены дискриминатор, элемент И, дополнительный элемент НЕТ и блок определения кратности ошибок, входы которого соединены с выходами блока 20 вычисления проверок, а выходы через последовательно соединенные дискриминатор, элемент И и дополнительный элемент НЕТ подключены соответственно к входам элемен2 тов НЕ и НЕТ, причем выходы регистра сдвига подключены к входам формирователя синдром'а ошибок и другим входам дискриминатора, при этом дополнительный выход делителя частоты подключен к другому входу элемента И, а выход дешифратора подключен к другому входу дополнительного элемента НЕТ.

На чертеже представлена структурная электрическая схема предложенного устройства.

Устройство для цикловой синхронизации корректирующих кодов содержит приемник 1, накопитель 2, блок 3 вычисления проверок, дешифратор 4, элемент НЕ 5, декодер 6, элемент НЕТ 7, делитель 8 частоты, генератор 9 тактовых импульсов, блок 10 сравнения, формирователь 11 синдрома ошибок, регистр 12 сдвига, блок 13 определения кратности ошибок, дискриминатор 14, элемент И 15 и дополнительный элемент НЕТ 16.

Устройство работает следующим образом.

Кодовая последовательность знаков из приемника 1 задерживается в накопителе 2 и проверяется на закон построения кода в блоке 3. Результаты проверок сопоставля ются в блоке 10 сравнения и анализируются на дешифраторе 4. Одновременно из приемника 1 через регистр 12 сдвига на формирователь 11 поступают единичные сигналы, соответствующие знакам, принятым ненадежно-(в нулевой зоне), т. е. наиболее вероят- $ но, ошибочными. Формирователь 11 образует из них проверочную последовательность кода, которая соответствует наиболее вероятной структуре ошибочных знаков.

При несовпадении результатов проверки в блоке 10 сравнения дешифратор 4 фор- ю мирует запрещающий импульс на элемент НЕТ 7, что приводит к исключению одного тактового импульса, поступающего с генератора 9 на делитель 8 частоты, т. е. сдвигу цикловой фазы декодера 6 корректирующего кода и информации в накопителе 2 ¹⁵ и регистре 12 сдвига на один двоичный знак.

Блок 13, подключенный к блоку 3, на основе синдрома ошибок вырабатывает сигналы, соответствующие предполагаемой 20 структуре корректируемых ошибок в коде. Эти сигналы, как и сигналы с соответствующих выходов регистра 12 сдвига,поступают на дискриминатор 14.

Дискриминатор 14 производит сопоставление ошибок знаков и соответствующих ²⁵ сигналов ненадежной регистрации и имеет два порога — как по превышению ошибок (Л О по отношению к сигналам надежной регистрации знака, так и по превышению сигналов ненадежной регистрации (Δί) по _ϊ0 отношению к правильным знакам.

Так как работу приемника можно характеризовать вероятностями регистрации ошибочного знака вне нулевой зоны и правильного знака в нулевой зоне, то выбирая соответствующие значения порогов Δ₁ и Δ_> 35 можно получить требуемую величину вероятности ложного выхода устройства из синхронизма.

Дискриминатор 14 срабатывает, если результаты сравнения не превышают зна- ₄₀ чений порогов Δ, и Δ?; тем самым, на синхронной позиции обеспечивается прохождение запрещающего сигнала через элемент И 15 на дополнительный элемент НЕТ 16.

Поэтому ложно сформированный единичный сигнал с дешифратора 4 через дополнительный элемент НЕТ 16 не проходит и, следовательно, не вызывает перехода устройства в режим ложного поиска синхронизма. Это позволяет обеспечить защиту синхронного положения от -ложного выхода из синхронизма при регистрации части правильных знаков в нулевой зоне и ошибочных знаков вне нулевой зоны. При этом при поиске синхронизма (на несинхронных позициях) сигналы с дискриминатора 14 через элемент И 15 не проходят, и, тем самым, не влияют на работу дешифратора 4, обеспечивающего минимум вероятности ложного захвата синхронизма.

Предлагаемое изобретение позволяет повысить точность синхронизации за счет защиты устройства от ложного выхода из синхронизма.

Claims (1)

1. Изобретение относитс  к электросв зи и может иснользоватьс  в устройствах цикловой синхронизации систем передачи двоичной информации, закодированной блочными корректирующими кодами. По основному авт. св. № 562938 известно ycтpoйctвo дл  цикловой синхронизации корректирующих кодов, содержащее приемник, накопитель, блок вычислени  проверок, дешифратор , элемент НЕ, декодер, элемент НЕТ, делитель частоты, генератор тактовых импульсов, блок сравнени , формирователь синдрома ошибок и регистр сдвига 1. Однако точность синхронизации известного устройства невысока. Цель изобретени  - повышение точности синхронизации. Дл  достижени  этой цели в известное устройство дл  цикловой синхронизации корректирующих кодов введены дискриминатор, элемент И, дополнительный элемент НЕТ и блок определени  кратности ощибок, входы которого соединены с выходами блока вычислени  проверок, а выходы через последовательно соединенные дискриминатор, элемент И и дополнительный элемент НЕТ подключены соответственно к входам элементов НЕ и НЕТ, причем выходы регистра сдвига подключены к входам формировател  синдрома ошибок и другим входам дискриминатора , при этом дополнительный выход делител  частоты подключен к другому входу элемента И, а выход дешифратора подключен к другому входу дополнительного элемента НЕТ. На чертеже представлена структурна  электрическа  схема предложенного устройства . Устройство дл  цикловой синхронизации корректирующих кодов содержит приемник 1, накопитель 2, блок 3 вычислени  проверок, дешифратор 4, элемент НЕ 5, декодер 6, элемент НЕТ 7, делитель 8 частоты, генератор 9 тактовых импульсов, блок 10 сравнени , формирователь 11 синдрома ошибок, регистр 12 сдвига, блок 13 определени  кратности ошибок, дискриминатор 14, элемент И 15 и дополнительный элемент НЕТ 16. Устройство работает следующим образом . Кодова  последовательность знаков из приемника 1 задерживаетс  в накопителе 2 и провер етс  на закон построени  кода в блоке 3. Результаты проверок сопоставл ютс  в блоке 10 сравнени  и анализируютс  на дешифраторе 4. Одновременно из приемника 1 через регистр 12 сдвига на формирователь 11 поступают единичные сигналы, соответствующие знакам, прин тым ненадежно- (в нулевой зоне), т. е. наиболее веро тно , ошибочными. Формирователь 11 образует из них проверочную последовательность кода, котора  соответствует наиболее веро тной структуре ошибочных знаков. При несовпадении результатов проверки в блоке 10 сравнени  дешифратор 4 формирует запрещающий импульс на элемент НЕТ 7, что приводит к исключению одного тактового импульса, поступающего с генератора 9 на делитель 8 частоты, т. е. сдвигу цикловой фазы декодера 6 корректирующего кода и информации в накопителе 2 и регистре 12 сдвига на один двоичный знак. Блок 13, подключенный к блоку 3, на основе синдрома ошибок вырабатывает сигналы , соответствующие предполагаемой структуре корректируемых ошибок в коде. Эти сигналы, как и сигналы с соответствующих выходов регистра 12 сдвига,поступают на дискриминатор 14. Дискриминатор 14 производит сопоставление ошибок знаков и соответствующих сигналов ненадежной регистрации и имеет два порога - как по превышению ошибок (А |) по отношению к сигналам надежной регистрации знака, так и по превышению сигналов ненадежной регистрации (At) по отношению к правильным знакам. Так как работу приемника можно характеризовать веро тност ми регистрации ошибочного знака вне нулевой зоны и правильного знака в нулевой зоне, то выбира  соответствующие значени  порогов А; и До можно получить требуемую величину веро тности ложного выхода устройства из синхронизма . Дискриминатор 14 срабатывает, если результаты сравнени  не превышают значений порогов Д| и Д2; тем самым, на синхронной позиции обеспечиваетс  прохождение запрещающего сигнала через элемент И 15 на Дополнительный элемент НЕТ 16. Поэтому ложно сформированный единичный сигнал с дешифратора 4 через дополнительный элемент НЕТ 16 не проходит и следовательно, не вызывает перехода устройства в режим ложного поиска синхронизма . Это позвол ет обеспечить защиту синхронного положени  от -ложного выхода из синхронизма при регистрации части правильных знаков в нулевой зоне и ошибочных знаков вне нулевой зоны. При этом при поиске синхронизма (на несинхронных оозици х ) сигналы с дискриминатора 14 через элемент И 15 не проход т, и, тем самым, не вли ют на работу дешифратора 4, обеспечивающего минимум веро тности ложного захвата синхронизма. Предлагаемое изобретение позвол ет повысить точность синхронизации за счет защиты устройства от ложного выхода из синхронизма. Формула изобретени  Устройство дл  цикловой синхронизации корректирующих кодов по авт. св. № 562938, отличающеес  тем, что, с целью повышени  точности синхронизации, введены дискриминатор, элемент И, дополнительный элемент НЕТ и блок определени  кратности ошибок, входы которого соединены с выходами блока вычислени  проверок, а выходы через последовательно соединенные дискриминатор, элемент И и дополнительный элемент НЕТ подключены соответственно к входам элементов НЕ и НЕТ, причем ВЫХОДЫ регистра сдвига подключены к входам формировател  синдрома ошибок и другим входам дискриминатора, при этом дополнительный выход делител  частоты подключен к другому входу элемента И, а выход дешифратора подключен к другому входу дополнительного элемента НЕТ. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР М 562938, кл. Н 04 L 7/08, 12.09.74 (прототип ) .