SU1327308A2 - Устройство выделени рекуррентного сигнала с обнаружением ошибок - Google Patents

Abstract

Изобретение относитс  к технике св зи. Цель изобретени  - повышение помехозащищенности. Устр-во содержит переключатель 1 режимов работы, блок 2 проверки на рекуррентность, селекторы 3 и 15, эл-ты И 4, 11 и 13, блок сравнени  5, переключатель 6, анализатор 7 ошибок, реверсивный счетчик 8, счетчик 9, формирователь 10, эл-т ИЛИ 12 и блок пам ти 14. В устр-ве осуществл етс  поэлементна  проверка принимаемой из канала св зи последовательности на соответствие рекуррентному закону построени  сигнала. С помощью эл-та И 13 осуществл етс  исправление одиночной ошибки в регистре сдвига блока 2 проверки. Исправление искаженного разр да под вли нием действующих в канале св зи помех осуществл етс  путем замены этого разр да содержимым блока пам ти 14, в кот орый записываетс  каждый раз с по влением сигнала несовпадени  на выходе блока сравнени  5 состо ние его первого входа. Дн  уменьшени  ложной синхронизации в устр-вб производитс  суммирование эл-том ИЛИ 12 сигналов фазового пуска, полученных дешифрацией селектором 15 состо ни  регистра сдвига блока 2 проверки и статистической обработкой приема iK элементов кода, предшествующих комбинации фазового пуска. Цель дости- , гаетс  введением эл-тов И 11 и 13, эл-та ИЛИ 12, блока пам ти 14 и селектора 15. 1 ил. i (Л к

Description

1

Изобретение относитс  к технике св зи и может быть использовано дл  выделени  рекуррентного синхросигнала с обнаружением и исправлением ошибок при фазировании аппаратуры передачи данных с помощью фазового пуска и  вл етс  усовершенствованием изобретени  по авт. св. № 758552.

Цель изобретени  - повышение помехозащищенности .

На чертеже представлена структурна  электрическа  схема з стройства вьщелени  рекуррентного сигнала с обнаружением ошибок.

Устройство содержит переключатель 1 режимов работы, блок проверки на рекуррентность 2, селектор 3, элементы И 4, блок сравнени  5, дополнительный переключатель 6, анализатор ошибок 7, реверсивный счетчик 8, счетчик 9, выходной формирователь 10 первый дополнительный элемент И 11, элемент ИЛИ 12, второй дополнитель

30

40

ный элемент И 13, блок пам ти 14, до- 25 зованна  на выходе блока сравнени  5 полнительный селектор 15,соответствует одиночной ошибке, то

Устройство работает следующим образом .

Исходное состо ние переключател  1 обеспечивает прохождение поступающей по входной шине устройства информации на вход блока проверки на рекуррентность 2 и на второй вход блока сравнени  5, на первый вход которого подаетс  формируема  рекуррентным регистром сдвига блока проверки на рекуррентность 2 последовательность. Результаты поэлементной проверки принимаемой из канала св зи последовательности на соответствие рекуррентному закону построени  формируютс  в блоке сравнени  5 и подсчитываютс  реверсивным счетчиком 8. Поскольку одиночньй ошибочный элемент, проход  по К-значному регистру сдвига блока проверки на рекуррентность 2, образует на выходе блока сравнени  5 К-раз- р дную последовательность сигналов несовпадений и случайных совпадений, то с приходом первого сигнала несовпадений , сигналом со второго выхода анализатора ошибок 7, который в данном режиме работы устройства соединен при помощи дополнительного переключател  6 с выходом блока сравнени  5, осуществл етс  сброс реверсивного счетчика 8 на К-тактов и блокировка его на врем  отсчета этого числа тактов. Этим же сигналом, если

сигналом с дополнительного выхода анализатора ошибок 7 производитс  прибавление к содержимому реверсивного счетчика. В числа К-1, которое возмещает вычтенное раннее из него число, за исключением единицы, соот- ветствующей одиночной ошибке. Б случае определени  анализатором ошибок 7 наличи  пакета ошибки на интервале

К-разр дов, то на своем втором входе он выдает сигнал, который одновременно закроет дополнительный переключатель 6, включит счетчик 9 и обеспечит вычитание из реверсивного счетчика 8 числа (тде 0,1,2,...). Величина выбираетс  из условий обеспечени  требуемой достоверности выделени  -синхросигнала. Дополнительг ьй реверс реверсивного счетчика 8 обуслов лен тем, что последний искаженный элемент пакета ошибки не успеет вый- тиГ из регистра блока проверки на рекуррентность 2 до того, как реверсивный счетчик 8 отсчитает такты, прибавленные раннее. Блокировка выхода блока сравнени  5 необходима дл  исключени  нежелательного воздействи  последнего искаженного разр да пакета на анализатор ошибок 7. Дальнейший анализ продолжаетс  по сигналу переполнени  счетчика 9 (емкость счетчика 9 равна К), подключающего выход блока сравнени  5 ко входу ана50

55

0

5

к этому времени в реверсивном счетчике 8 быг1о зафиксировано некоторое число L совп/рдений, индицирующее с досговерной веро тностью захват необходимой рекурренты, о чем свидетельствует разрешающий потенциал на дополнительном выходе реверсивного . счетчика 8 и через второй дополни- тельньй элемент И 13 осуществл етс  исправление одиночной опшбки в регистре сдвига блока проверки на рекуррентность 2. Исправление искаженного под вли нием действующих в канале св зи помех разр да осуществл етт с  путем замены его содержимым блока пам ти 14, в который записываетс  каждый раз с по влением сигнала несовпадени  на выходе блока сравнени  состо ние первого его входа. Анализатор ошибок 7 продолжает анализ Кразр дного интервала рекуррентной последовательности, если он определит , что последовательность, обра0

0

сигналом с дополнительного выхода анализатора ошибок 7 производитс  прибавление к содержимому реверсивного счетчика. В числа К-1, которое возмещает вычтенное раннее из него число, за исключением единицы, соот- ветствующей одиночной ошибке. Б случае определени  анализатором ошибок 7, наличи  пакета ошибки на интервале

5 К-разр дов, то на своем втором входе он выдает сигнал, который одновременно закроет дополнительный переключатель 6, включит счетчик 9 и обеспечит вычитание из реверсивного счетчика 8 числа (тде 0,1,2,...). Величина выбираетс  из условий обеспечени  требуемой достоверности выделени  -синхросигнала. Дополнительг ьй реверс реверсивного счетчика 8 обуслов лен тем, что последний искаженный элемент пакета ошибки не успеет вый- тиГ из регистра блока проверки на рекуррентность 2 до того, как реверсивный счетчик 8 отсчитает такты, прибавленные раннее. Блокировка выхода блока сравнени  5 необходима дл  исключени  нежелательного воздействи  последнего искаженного разр да пакета на анализатор ошибок 7. Дальнейший анализ продолжаетс  по сигналу переполнени  счетчика 9 (емкость счетчика 9 равна К), подключающего выход блока сравнени  5 ко входу ана0

5

31

ЛИЗагора ошибок 7, который продолжит анализ рекуррентной последовательности после того, как последний искаженный знак пакета ошибки выйдет из регистра блока проверки на рекуррентность 2,

По окончании зачетного участка рекуррентной последовательности на выходе реверсивного счетчика 8 по вл - етс  сигнал переполнени , который, воздейству  на второй вход переключател  1, отключает поступление элементов синхросигнала из канала св зи и переводит регистр сдвига блока про- верки на рекуррентность 2 в режим автономного генерировани  рекуррентной последовательности, а также открывает элемент г И 4 и первьтй дополнительный элемент И 11.

Дл  уменьшени  ложной синхронизации в предлагаемом устройстве производитс  суммирование элементом ИЛИ 12 сигналов фазового пуска, полученных дешифрацией дополнительным селекто- ром 15 состо ни  регистра сдвига блока проверки на рекуррентность 2 и статистической обработкой приема К- элементов кода, предшествующих комбинации фазового пуска. Статистическа  обработка приема сигнала фазового пуска осуществл етс  путем поэлементного сравнени  на блоке сравнени  5 генерируемых блоком проверки на рекуррентность 2 двоичных знаков с последними К-разр дами рекуррентной последовательности, поступающей из канала св зи. Сигналом началу статистической обработки  вл етс  высокий потенциал на выходе селектора 3, который настроен на К-разр дную комбинацию , следуемую на К-тактов раньше , чем сигнал фазировани , фиксируемый дополнительным селектором 15. Импульс , начала статистической обработки , пройд  через открытый элемент И 4 включает счетчик 9, а также блок сравнени  5 соедин етс  со входной шиной устройства и входом анализа:то- ра ошибки 7, к первому выходу которо- го подключен вход счетчика 9, ведущий подсчет сигналов совпадени .

Результат статистической обработки поступает на вход выходного формировател  10, который в случае несов- падени  сравниваемых элементов, запретит прохождение синхросигнала, сформированного счетчиком 9. Причем,

0

7

Q

5 Q

5

0

5

0

5

3084

требуемый порог совпадений задаетс  выходным формирователем 10.

Сигнал фазового пуска поступает с выхода элемента ИЛТ 12 на выходную шину устройства, а также на третий вход реверсивного счетчика 8 и на дополнительные входы переключател  1 и дополнительного переключател  6, возвраща  устройство в исходное состо ние .

Дополнительный селектор 15 реализован аналогично селектору 3 и представл ет собой дешифратор, настроенный на К-значную комбинацию фазового пуска . В качестве элемента пам ти 14 использован D-триггер. Второй допол- нительньй вход блока проверки на рекуррентность 2 соединен с информационным входом треггера рекуррентного регистра сдвига, запись информации в который осуществл етс  по сигналу, поступающему по первому входу блока проверки на рекуррентность 2. Дополнительные входы переключател  1 и дополнительного переключател  2, а также третий вход реверсивного счетчика 8  вл ютс  входами установки исходного состо ни . Дополнительным вй- ходом реверсивного счетчика 8 служит ыход анализатора его состо ни , на второй вход которого подаетс  пачка из подлежащих суммированию (K-t) - импульсов, которые поступают с дополнительного выхода анализатора ошибок 7, причем разрешение на формирование этого пакета импульсов  вл етс  сигнал, обратный состо нию первого его выхода.

Claims (1)

1. Формула изобретени 

   Устройство вьщелени  рекуррентного сигнала с обнаружением ошибок по авт. св. № 758552, отличающеес  тем, что, с целью повышени  помехозащищенности, введены последовательно соединенные дополнительный селектор, первый дополнительный элемент И и элемент ИЛИ, блок пам ти и второй дополнительньй элемент И, выход которого подключен к первому дополнительному входу блока проверки на рекуррентность, при этом первый и второй входы второго дополнительного элемента И подключены к дополнительному выходу реверсивного счетчика и к его первому входу соот513273086

   ветственно, второй вход реверсивноговател , вход блока пам ти соединен

   счетчика соединен с дополнительнымс вторым выходом блока проверки на

   выходом анализатора ошибок, при этомрекуррентность, первый выход которотретий в.ход реверсивного счетчика со-го ооединен с входом дополнительного

   единен с дополнительными входами пе селектора, второй дополнительный вход

   реключател  режимов работы, допол-блока проверки на рекуррентность

   нительного Переключател  и с выходомсоединен с выходом блока пам ти,

   элемента ИЛИ, второй вход котороговход записи которого соединен с выхосоединен с выходом выходного формиро-дом блока сравнени .