SU582564A1 - Декодирующее устройство - Google Patents

Декодирующее устройство

Info

Publication number
SU582564A1
SU582564A1 SU7602387093A SU2387093A SU582564A1 SU 582564 A1 SU582564 A1 SU 582564A1 SU 7602387093 A SU7602387093 A SU 7602387093A SU 2387093 A SU2387093 A SU 2387093A SU 582564 A1 SU582564 A1 SU 582564A1
Authority
SU
USSR - Soviet Union
Prior art keywords
key
output
counter
input
modulo
Prior art date
Application number
SU7602387093A
Other languages
English (en)
Inventor
Владимир Игнатьевич Ключко
Александр Анатольевич Ларин
Сергей Петрович Попов
Original Assignee
Харьковское Высшее Военное Командное Училище Имени Маршала Советского Союза Крылова Н.И.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Харьковское Высшее Военное Командное Училище Имени Маршала Советского Союза Крылова Н.И. filed Critical Харьковское Высшее Военное Командное Училище Имени Маршала Советского Союза Крылова Н.И.
Priority to SU7602387093A priority Critical patent/SU582564A1/ru
Application granted granted Critical
Publication of SU582564A1 publication Critical patent/SU582564A1/ru

Links

Landscapes

  • Error Detection And Correction (AREA)

Description

причем другой выход решающего блока 5 соединен с иервыми входами третьего ключа 8 и второго счетчика 10, вторые входы которых соединены с выходом нервого ключа 3 и третьего ключа 8 соответственно, а выход второго счетчика 10 соединен с другим входом второго сумматора 7 по модулю два, при этом выход регистра 1 сдвига также соединен с входом блока 9 обнаружени  ошибки и другим входом второго ключа 6.
Устройство работает следующим образом.
Поступаюш а  на вход устройства комбинаци  кода первого повторени  записываетс  в регистр 1 сдвига. Во избежание преждевременного включени  счетчиков 4 и 10, ключ 3 находитс  в закрыгом состо нии и открываетс  по окончании записи комбинации первого повторени .
Комбинаци  второго повторени , осуществл   иоследовательный сдвиг предыдущей, подаетс  на один из входов сумматора 2. Сдвигаема  из регистра 1 сдвига комбинаци  первого повторени  одновременно поступает на другой вход сумматора 2 и в блок 9 обнаружени  ошибок. Таким образом, одновременно с процедурой оценки достоверности, ироизво ДИМОЙ блоком 9, происходит поэлементное сравнение обеих комбинаций. В случае необнаружени  ошибки блоком 9 и идентичности двух повторений решающий блок 5, открыва  ключ 6, обеспечивает вывод записаиной в регистре сдвига комбинации на выход устройства .
В том случае, когда блок 9 не обнаруживает ошибки, а комбинаци  второго повторени  оказываетс  искаженной, в результате поэлементного сравнени  двух повторений на выходе сумматора 2 по вл етс  импульс несовпадени  в соответствующем разр де кодограммы , который включаег счетчик 4 и с помощью ключа 8 запускает счетчик 10, который начинает счет постунающих на вход сумматора 2 разр дов комбинации.
Если в результате дальнейшего сравнени  двух повторений не происходит несовпадени  разр дов, на выходе счетчика 4 по вл етс  сигнал «Одиночна  ошибка. Решающий блок 5 на основании этого сигнала и отсутстви  сигнала иа своем первом входе обеспечивает коррекцию искаженной комбинации тем, что он, осуществл   через второй ключ 6 вывод комбинацни из регистра 1 сдвига на вход второго сумматора 7, не прекращает работы второго счетчика 10. Поскольку емкость счетчика 10 соответствует длине кодограммы, остаток его в момент окончани  приема комбинации второго повторени  соответствует местоположению искаженного разр да, поэтому импульс переполнени  счетчика 10 поступает на вход сумматора 7 в тот момент, когда иа другой вход последнего подаетс  искаженный
разр д комбинации второго повторени . Таким образом, осзществл етс  исправление одиночной ошибки.
Если блок 9 обнаруживает ошибку, а счетчик 4 фиксирует единственное несовпадение
разр дов комбинаций двух повторений, то решающий блок 5 на основании сигналов «Есть ошибка на первом входе и «Одиночна  ошибка на другом осуществл ет сброс счетчика 10 и ключа 8 в исходное состо ние,
обеспечива  вывод комбинации из регистра 1 сдвига на выход устройства.

Claims (1)

  1. Формула изобретени 
    Декодирующее устройство, содержащее последовательно соединенные регистр сдвига, первый сумматор по модулю два, первый ключ, первый счетчик, решающий блок, второй ключ и второй сзмматор по модулю два,
    а также третий ключ и блок обнаружени  ошибки, выход которого соединеи с другим входом решаюшего блока, при этом вход регистра сдвига и другой вход первого сумматора по модулю два объедииены и  вл ютс  входом устройства, отличающеес  тем, что, с целью упрощени  устройства путем исключени  двух регистров сдвига и перемиожител , введен второй счетчик, причем другой выход решающего блока соедииен с первыми
    входами третьего ключа и второго счетчика, вторые входы которых соединены с выходом первого ключа и третьего ключа соответственно , а выход второго счетчика соедииен с другим входом второго сумматора по модулю
    два, при этом выход регистра сдвига также соединен с входом блока обнаружени  ошибки и другим входом второго ключа.
    Источники информации, прин тые во внимание при экспертизе
    1- Бородин Л. Ф. Введение в теорию помехоустойчивого кодировани . М., Сов. радио 1968, с. 189-191.
SU7602387093A 1976-07-15 1976-07-15 Декодирующее устройство SU582564A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU7602387093A SU582564A1 (ru) 1976-07-15 1976-07-15 Декодирующее устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU7602387093A SU582564A1 (ru) 1976-07-15 1976-07-15 Декодирующее устройство

Publications (1)

Publication Number Publication Date
SU582564A1 true SU582564A1 (ru) 1977-11-30

Family

ID=20670862

Family Applications (1)

Application Number Title Priority Date Filing Date
SU7602387093A SU582564A1 (ru) 1976-07-15 1976-07-15 Декодирующее устройство

Country Status (1)

Country Link
SU (1) SU582564A1 (ru)

Similar Documents

Publication Publication Date Title
SU582564A1 (ru) Декодирующее устройство
SU1163744A1 (ru) Устройство дл кодировани и декодировани сообщений
SU1327308A2 (ru) Устройство выделени рекуррентного сигнала с обнаружением ошибок
SU391749A1 (ru) Р-у6.-к изобретения
SU1005059A1 (ru) Мажоритарное декодирующее устройство
SU396826A1 (ru) Устройство исправления стираний
SU1117848A1 (ru) Дешифратор двоичного циклического кода
SU467394A1 (ru) Устройство дл хранени двоичной информации
SU1531227A1 (ru) Устройство дл исправлени ошибок кодов Боуза-Чоудхури-Хоквингема
SU517173A1 (ru) Устройство дл обнаружени ошибок
SU432677A1 (ru) Устройство для исправления ошибок
SU653743A1 (ru) Устройство декодировани
SU1001171A1 (ru) Устройство дл контрол канала цифровой магнитной записи-воспроизведени
SU1578826A1 (ru) Декодирующее устройство
SU995361A2 (ru) Анализатор рекуррентного сигнала фазового пуска
SU524316A1 (ru) Устройство исправлени стираний
SU799119A1 (ru) Дискриминатор временного положени СигНАлОВ
SU531293A1 (ru) Устройство дл приема дискретной информации
SU588645A1 (ru) Устройство дл повышени достоверности дискретной информации
SU758552A1 (ru) Устройство выделени рекурентного сигнала с обнаружением ошибок
SU396839A1 (ru) Устройство преобразования масштаба изображения по строке
SU1184101A1 (ru) Устройство для передачи и приема информации
SU415820A1 (ru)
SU866763A1 (ru) Устройство приема многократно передаваемых комбинаций
SU470927A1 (ru) Устройство мажоритарного декотировани при трехкратном повторении дискретной информации