SU995361A2 - Анализатор рекуррентного сигнала фазового пуска - Google Patents
Анализатор рекуррентного сигнала фазового пуска Download PDFInfo
- Publication number
- SU995361A2 SU995361A2 SU813307966A SU3307966A SU995361A2 SU 995361 A2 SU995361 A2 SU 995361A2 SU 813307966 A SU813307966 A SU 813307966A SU 3307966 A SU3307966 A SU 3307966A SU 995361 A2 SU995361 A2 SU 995361A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- block
- analyzer
- time
- error
- shift register
- Prior art date
Links
Landscapes
- Error Detection And Correction (AREA)
Description
. Изобретение относитс к электросв зи и может быть использовано в системах с фазовым пуском, а также в системах передачи данных, использующих дл синхронизации рекуррентный сигнал По основному авт.св. № 628630 известен анализатор рекуррентного сигнала фазового пуска, содержащий объединенные по информационному входу пер вый блок сравнени и коммутатор, к вторым входам которых подключен выход первого блока сумматоров по модулю два, к входам которого подключены выходы соответствукицих регистра сдвига, другие выходы соответству ющих выходов которого подключены через элемент запрета к первому входу элемента ИЛИ, к второму входу которого подключен выход первого блока сраа нени , а выход элемента ИЛИ через пос ледовательно соединенные счетчик, . блок пам ти и коммутатор подключен к входу регистра сдвига, а также последовательно соединенные датчик времени и анализатор ошибок, при этом выход блока пам ти подключен к датчику времени и к второму входу анализатора ошибок, к третьему входу которого подключен выход элемента ИЛИ,а выход анализатора ошибок подключен к соответствук це .му входу блока пам ти, причем на соответствукмдие вхо;. разр дов регистра сдвига элемента запрета и счетчика поданы тактовые импульсы, а на соответствующие входы блока пам ти и счетчика поданы импульсы Исходное состо ние 1 , Одн.ако известный анализатор характеризуетс большим временем вы влени рекуррентного сигнала при искажении этого сигнала в канале св зи. Цель изобретени - сокращение времени анализа рекуррентного сигнала при наличии помех путем исправлени ошибок. Дл достижейи указанной цели ванализатор рекуррентного сигнала фазового пуска введены последовательно соединенные второй регистр сдвига, второй блок сумматоров по модулю два/ второй блок сравнени , блок мажоритар ного анализа и блок исправлени ошибок , причем второй вход второго блока сравнени объединен с информационным входом второго регистра сдвига, соответствук ций выход которого подключен к второму входу блока исправлени ошибок, выход которого подключен к объединенным входам коммутатора и первого блока сравнени . .
На фиг. 1 приведена структурна электрическа схема анализатора; на фиг. 2 - принцип анализа и исправлени искаженных знаков с помощью введенных в анализатор блоков.
Анализатор рекуррентного сигнала фазового пуска содержит первый блок 1 сравнени , первый регистр 2 сдвига, первый; блок 3 сумматоров по модулю два,блок 4 исправлени ошибок, блок 5 мажоритарного анализа, коммутатор 6, второй регистр 7 сдвига, второй блок 8 сумматоров по модулю два, второй блок 9 сравнени , элемент , элемент 11 запрета, счетчик 12, блок 13 пам ти, датчик 14 времени анализатор 15 ошибок, блок 5 можоритарного анализа содержит, регистр сдвига 16, элементы И 17, 18 и 19, элемент ИЛИ 20.
Анализатор рекуррентного сигнала фазового пуска работает следующим образом .
На блок 13 пам ти и счетчик 12 поступает импульс, устанавливающий их в исходное состо ние. В исходном состо нии первый регистр 2 сдвига через коммутатор 6, управл емый б локрм 13 пам ти, подключаетс к выходу блока 4 исправлени ошибок.
Сигнал принимаемый по информационному входу, одновременно поступает на второй блок 9 сравнени и на второй регистр 7 сдвига. Второй блок 8 сумматоров по модулю два формирует последовательность импульсов , с которой во втором блоке 9 сравнени сравниваетс прин тый по информационному вхо .ду сигнал .
Полученные знаки сравнени поступают последовательно в блок 5 мажоритарного анализа.
При прохождении искаженного сигнала рекуррентной последовательности по второму регистру 7 сдвига, на выходе второго блока 9 сравнени (сумматора) по вл ютс знаки несовпадени в моменты прохождени искаженным знаком точек съема. Эти знаки несовпадени зафиксируютс на регистре блока 5 мажоритарного анализа в виде трека ошибок. В момент, когда искажённый знак передвинетс с последней точки съема в следукиций разр д (точка ha фиг. 2), трек ошибок займет положение на регистре 16 блока 5 мажоритарного анализа, соответствующее точ- кам съема на этом регистре. При наличии в точках а, Ъ, с не менее двух . знаков несовпадени , с выхода блока 5 мажоритарного анализа поступает на вход блока 4 исправлени ошибок (сумматора ) сигнал исправлени знака, поступающего на второй вход блока 4 из второго регистра 7 сдвига. С выхода блока. 4 исправлени ошибок реку ррентна последовательность поступает
на объединенные входы коммутатора б и первого блока 1 сравнени .
Анализатор рекуррентного сигнала фазового пуска способен исправл ть не только одиночные но и групповые ошибки, при этом длина пакета ошибок дл рассмотренного примера не должна превышать рассто ние е( рассто ние ме ;;ду точками съема « и Ъ фиг. 2). Иначе при прохождении пакета по второму регистру 7 сдвига несовпадение регистрируетс лишь при попадении искаженного fзнака на первую тогку съема а . При Достижении искаженным знаком точки Ъ, на d тоже искаженный знак. В разультате несовпадение может не зарегйс1гри-роватьс . То же произойдет .при достижении искаженным,знаком точки с.
В треке ошибок только един знак несовпадени и сигнал испразлени не формируетс .
С блока 4 исправлени ошибок рекуррентна последовательность через коммутатор 6 поступает в первый регистр 2 сдвига. Первый блок 3 сумматоров по модулю два по информации, записываемой в первый регистр 2 сдвига, формирует последовательность импульсов, с которой в первом блоке 1 сравнени сравниваетс сигнал, приход щий с выхода блока 4 исправлени ошибок.
Счетчик 12 начинает счет. При отсутствии сигнала на выходе второго регистра 7 сдвига срабатывает элемент запрета 11 и через элемент ИЛИ 10 возвращает счетчик 12 к началу счета.
Claims (1)
- При наличии заданного числа совпадений счетчик 12 формирует на своем. выходе импульс, опрокидывающий блок 13 пам ти, который при помощи коммутатора 6 замыкает обратную св зь первого регистра 2 сдвига, проход щую через второй блок 8, сумматоров по модулю два. Одновременно блок 13 пам ти разрешает работу анализатора 15 ошибок и датчика 14 времени. С замыканием обратной св зи первого регистра 2 сдвига на выходе первого блока 3 сумматоров по модулю два начинаетс ав .тономное формирование опорной последовательности . В то же врекГ анализатор 15 ошибок начинает подсчет несовпадающих символов , вы вленных первым блоком 1 сравнени , а датчик 14 времени начинает отсчет времени. Если за врем , определ емое датчиком 14 времени , число несовпадающих символов не превышает порог, анализатора 15 ошибок , то датчик 14 времени вырабатывает импульс, запрещающий работу анализатора 15 ошибок и поступающий на вход анализатора рекуррентного сигнала . Если до срабатывани датчика 14 времени анализатор 15 ошибок вы вл ет превышение допустимого порога ошибок количеством несовпадающих символов, то блок 13 пам ти сразу возвращаетс в исходное состо ние. Тем самым запрещаетс работа анализатора 15 ошибок и датчика 14, времени, они возвращают с в исходное состо ние. Одноврем нсю кo 1мyтaтopoм 6 размыкаетс обратна св зь первого регистра 2 сдвига и счетчик 12 начинает отсчет снова, Таким образом анализатор рекуррент ного сигнала фазового nSrcKa обеспечивает сокращение времени выделени рекуррентного сигнала при наличии помех Формула изобретени Анализатор рекуррентного сигнала фазового пуска по авт.св. W 628630, о т л и ч а ю щ и и с тем, что, с целью сокращени времени анализа рекуррентного сигнала при наличии помех путем исправлени ошибок, в йего вве дены последовательно соединенные второй регистр сдвига, второй блок сумматоров по модулю дв.а, второй блок сравнени , блок мажоритарного анализа и блок исправлени ошибок, примем второй вход второго блока сравнени объединен с информационным входом второго регистра сдвига, соотззетствукнсий выход которого подключен к второму входу блока исправлени ошибок, выход которого подключен к объединенным входам коммутатора и первого блока сравнени , i Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР №628630, кл, Н 04 L 7/10, 1977 . (прототип).Фиг. 1iTl-20r-iLTФиг,2
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813307966A SU995361A2 (ru) | 1981-06-17 | 1981-06-17 | Анализатор рекуррентного сигнала фазового пуска |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813307966A SU995361A2 (ru) | 1981-06-17 | 1981-06-17 | Анализатор рекуррентного сигнала фазового пуска |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU628630 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU995361A2 true SU995361A2 (ru) | 1983-02-07 |
Family
ID=20965632
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813307966A SU995361A2 (ru) | 1981-06-17 | 1981-06-17 | Анализатор рекуррентного сигнала фазового пуска |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU995361A2 (ru) |
-
1981
- 1981-06-17 SU SU813307966A patent/SU995361A2/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4367550A (en) | Method for monitoring the bit error rate of a digital transmission system | |
SU995361A2 (ru) | Анализатор рекуррентного сигнала фазового пуска | |
SU391749A1 (ru) | Р-у6.-к изобретения | |
SU1138954A1 (ru) | Устройство дл приема сигналов относительной фазовой телеграфии | |
SU544161A1 (ru) | Устройство фазировани аппаратуры передачи информации циклическим кодом | |
SU1083391A1 (ru) | Приемник синхронизирующей рекуррентной последовательности | |
SU807487A1 (ru) | Селектор сигналов по длительности | |
SU498752A1 (ru) | Устройство синхронизации по циклам | |
SU1229970A1 (ru) | Устройство дл определени достоверности передачи бинарной информации | |
SU604181A1 (ru) | Устройство дл одновременной передачи аналогового сигнала методом дельтамодул ции и двоичного сигнала низкоскоростной дискретной информации | |
SU1760636A1 (ru) | Устройство дл обнаружени сигнала фазового пуска | |
SU866773A1 (ru) | Устройство фазового пуска | |
SU771891A2 (ru) | Дискретный согласованный фильтр | |
SU1150737A2 (ru) | Генератор последовательности импульсов | |
SU492041A1 (ru) | Устройство дл выделени рекуррентного синхросигнала | |
SU1203711A1 (ru) | Устройство дл контрол @ -кодов Фибоначчи | |
SU1198762A1 (ru) | "уctpoйctbo для bыдeлehия pekуppehthoгo cиhxpocигhaлa c oбhapужehиem oшибok" | |
SU1545330A1 (ru) | Устройство дл контрол Р-кодов Фибоначчи | |
SU1518904A1 (ru) | Устройство дл фазировани электронного стартстопного телеграфного приемника | |
SU1099417A1 (ru) | Цифровой фильтр сигналов телеинформации | |
SU570212A1 (ru) | Устройство фазового пуска приемника дискретной информации | |
RU1800639C (ru) | Устройство дл обнаружени кодовых последовательностей | |
SU1083402A1 (ru) | Устройство дл приема сигналов относительной фазовой телеграфии | |
SU1105839A1 (ru) | Устройство синхронизации источников сейсмических сигналов | |
SU869009A1 (ru) | Селектор импульсов по длительности |