RU1800639C - Устройство дл обнаружени кодовых последовательностей - Google Patents

Abstract

Устройство содержит: генератор 1 тактовых импульсов,регистр 2 сдвига, посто нный запоминающий блок 3, блок задержки 4, триггер 5. 1-2-3-5, 1-4-5. 1 ил.

Description

J С

2

Q

А

3

В

3

5

w

w

fe

Ц

о

GO О

Изобретение относитс  к электросв зи и может быть использовано дл  обнаружени  кодовых последовательностей в потоке поступающей информации.

Цель изобретени  - повышение скорости обнаружени  кодовой последовательности ,

На чертеже приведена структурна  схема предлагаемого устройства.

Устройство содержит генератор 1 тактовых импульсов, регистр 2 сдвига, посто нное запоминающее устройство 3, блок 4 задержки импульсов и триггер 5.

Устройство работает следующим образом .

Входна  кодова  последовательность поступает на информационный вход регистра 2 сдвига и записываетс  в него с тактовой частотой, определ емой генератором 1 тактовых импульсов и равной или большей тактовой частоте кодовой последовательности. С выходов соответствующих разр дов регистра 2 сдвига сигналы параллельно подаютс  на адресные входы посто нного запоминающего блока 3. Количество L разр дов регистра 2 сдвига, подключенных к адресному входу посто нного запоминающего блока 3, должно быть не меньше N, где N - длина кодовой последовательности, и определ етс  веро тностными характеристиками обнаружени . При асинхронном обнаружении кодовой последовательности с наилучшими характеристиками обнаружени  необходимо, чтобы М 2N и L M, где М - разр дность регистра 2 сдвига. В случае менее жестких требований к характеристикам обнаружени  возможно N L М. При этом уменьшаетс  объем посто нного запоминающего блока 3, равный 2 . Таким образом , каждой кодовой комбинации, записанной в регистр 2 сдвига, однозначно соответствует  чейка ПЗУ Зс определенным адресом. Посто нный запоминающий блок 3 при изготовлении устройства программируетс  в соответствии с критери ми обнаружени  заданной кодовой последовательности. В простейшем случае в  чейку посто нного запоминающего блока 3, имеющую адрес, соответствующий обнаруживаемой последовательности , записываетс  потенциал логической единицы, а во все остальные  чейки - потенциалы логического нул . При этом

запись в регистр 2 сдвига обнаруживаемой кодовой последовательности вызовет по вление потенциала логической единицы на выходе посто нного запоминающего блока 3, что и будет  вл тьс  сигналом обнаружени  заданной кодовой последовательности, который записываетс  в триггер 5. Блок задержки 4 импульсов и триггер 5 устран ют возможность по влени  ложных импульсов

обнаружени , св занную с переходными процессами в регистре 2 сдвига и ПЗУ посто нном запоминающем блоке 3.

В общем случае количество  чеек посто нного запоминающего блока 3, в которые

записаны потенциалы логической единицы, может быть больше единицы и определ етс  веро тностными характеристиками обнаружени  кодовой последовательности. Адреса этих  чеек соответствуют записанным в регистр 2 сдвига кодовым комбинаци м , соответствующим превышению заданного порога взаимокоррел ционной функцией между прин той кодовой комбинацией и обнаруживаемой кодовой последовательностью .

При этом максимальна  тактова  частота последовательности ограничена лишь быстродействием элементов, на которых выполнено устройство, и никак не зависит

от числа импульсов в кодовой последовательности , что позвол ет повысить скорость обнаружени  кодовой последовательности.

Claims (1)

1. Формула изобретени 

   Устройство дл  обнаружени  кодовых последовательностей, содержащее генератор тактовых импульсов, выход которого соединен с синхровходом регистра сдвига,о т- лича ющеес  тем, что, с целью повышеки  скорости обнаружени  кодовой последовательности , введен посто нный запоминающий блок, блок задержки импульсов и триггер, причем информационный вход регистра сдвига  вл етс  входом уст-.

   ройства, а выход соединен с входом посто-  нного запоминающего блока, выход которого соединен с информационным входом триггера, вход блока задержки импульсов соединен с выходом генератора

   тактовых импульсов, а выход - с синхровходом триггера, выход которого  вл етс  выходом устройства.