SU1499464A1

SU1499464A1 - Селектор импульсных последовательностей

Info

Publication number: SU1499464A1
Application number: SU874327742A
Authority: SU
Inventors: Алексей Васильевич Терентьев; Павел Леонидович Смирнов; Бронислав Олегович Лужков
Original assignee: Военная Краснознаменная академия связи им.С.М.Буденного
Priority date: 1987-11-12
Filing date: 1987-11-12
Publication date: 1989-08-07

Abstract

Изобретение относитс к радиотехнике и может быть использовано дл селекции импульсных последовательностей с периодом следовани импульсов, кратным заданной величине. Цель изобретени - обеспечение возможности обнаружени импульсных последовательностей с периодами следовани импульсов, кратными заданной величине, при одновременном обеспечении заданной веро тности правильного обнаружени . Селектор импульсных последовательностей содержит информационную шину 1, тактовую шину 2, выходную шину 3, счетчики 4, 8 и 11 импульсов, элемент И 6, элемент НЕ 7, регистры 14 и 16. Поставленна цель достигаетс введением дешифраторов 5 и 13, коммутатора 9, блока 10 пам ти, блока 12 вычитани , элемента НЕ 15, шины 17 установки кода и вследствие образовани новых функциональных св зей. 1 ил.

Description

4;

СО CD

05

4;

Изобретение относитс к радаотех- нике и может Сыть использовано дл селекции импульсных последовательностей с периодом следовани импульсов, кратным заданной величине.

Цель изобретени - обеспечение возможности обнаружени импульсных последовательностей с периодами еле- довани импульсов, кратными заданной величине, при одновременном обеспечении заданной веро тности правильного обнаружени .

На чертеже показана, структурна

электрическа схема селектора.

Селектор импульсных последовательностей содержит информационную шину 1, тактовую шину 2, выходную шину 3. Шина 1 соединена с входом сброса первого счетчика 4 импульсов, выходы которого поразр дно соединены с информационными входами дешифратора 5,f а счетный вход - с выходом элемента И 6, первый вход которого соединен с выходом первого элемента НЕ 7, а i второй вход - с тактовой шиной 2. Шина 1 соединена с входом сброса второго счетчика 8 импульсов. Выход де-. шифратора 5 соединен с входом элемента НЕ 7 и входами управлени коммутатора 9 и блока 10 пам ти. Шина 2 соединена со счетным входом третьего счетчика 11 импульсов. Устройство также содержит блок 12 вычитани , второй дешифратор 13, первьй регистр 14, вход записи которого соединен с выходом второго элемента НЕ 15, а выходы - поразр дно с информационны- ми входами второго регистра 16. Входы группы входов вычитаемого блока 12 образуют шину 17 установки кода. Шина 1 соединена с информационным входом блока 10, адресные входы которого

соединены поразр дно с выходами ком- мутатора 9, а также поразр дно с информационными входами регистрэ 14. Входы первой группы входов коммутатора 9 поразр дно соединены с выходами, блока 12, а входы второй группы вхо- дов - с выходами счетчика 11 импульсов . Входы группы входов уменьшаемого блока 12 соединены поразр дно с выходами регистра 16, вход записи которого соединен с входом элемента НЕ 15 и шиной 2. Выход блока 10 соединен со счетным входом счетчика 8, выходы которого поразр дно соединены с информационными входами дешифратора 13, Q

5

0 5 Q .

5

5 0 5 выход которого соединен с выходной шиной 3.

Селектор работает следующим образом .

В исходном состо нии при включении питани на выходе; блока 5 формируетс уровень логического нул , так как содержимое счетчика 4 не соответствует кодовой комбинации дешифратора 5. Элемент И 6i iоткрыт по одному из входов сигналом уровн логической 1 с выхода элемента НЕ 7.

Тактовые импульсы с шины 2 поступают на счетный вход счетчика 11 и через элемент И 6 на счетный вход сч ётчика 4. Заполнение счетчика 4 осуществл етс до совпадени с кодом числа К, определ емьм дешифратором 5. В результате этого на выходе дешифратора 5 формируетс сигнал логической единицы, который через элемент НЕ 7 закрывает элемент И 6 дл прохождени тактовых импульсов, разрешает прохождение через Коммутатор 9 кодовой комбинации с выхода счетчика 11 на адресный вход блока 10 пам ти и одновременно переводит его по входу управлени в режим записи.

Кроме того, содержимое счетчика 11 .поступает на информационные входы регистра 14.

При отсутствии тактового импульса на шине 2.устройства на выходе эле-: мента НЕ 15 формируетс сигнал с уровнем логической единицы, разрешающий запись в регистр 14 содержимого счетчика 11.

При прохождении очередного тактового импульса содержимое регистра 14 переписываетс в регистр 16. Изменени содержимого регистра 14 при этом не происходит, так как на его управл ющем входе отсутствует сигнал разрешени записи, чем исключаетс сбойна ситуаци при вьшЪлнении операции перезаписи.

Код числа i с выхода регистра 16 поступает на вход уменьшаемого блока 12, на вход вычитаемого которого поступает код числа п с пмны 17. Значение п определ етс из априорно известной кратности периодов следовани информационных импульсов.

На выходе блока 12 формируетс код разности fc.i-n. Пусть в момент времени t на информационную шину 1 устройства поступает импульс. В результате в чейку блока 10 пам ти, адрес которой определ етс содержи

5

мым счетчика 11 (код числа i), запи- сываетс единица и одновременно по входу сброса обнул етс счетчик 8. Кроме того, входным импульсом обнул етс счетчик 4, в результате чего на выходе дешифратора 5 формируетс сигнал с нулевым уровнем, который переводит блок 10 пам ти в режим вое- произведени . Сигналом с выхода дешифратора 5 через элемент НЕ 7 разрешаетс прохождение на счетный вход счетчика 4 тактовых импульсов. Кроме того, сигнал с выхода дешифратора 5 осуществл ет подключение выхода блока 12 к адресным входам блока 10 пам ти . В результате этой операции опрашиваетс чейка пам ти блока 10 с адресом (i-n). Единица, записанна в этой чейке в момент времени t , считаетс в счетчик 8. Одновременно

в момент времени t (на шине 2 ycт- ройства отсутствует тактовый импульс) код числа (i-n) записываетс в ре- гистр 14.

С приходом очередного тактового импульса в момент времени t выполн етс операци перезаписи содержимого регистра 14 в регистр 16. В результате на входе уменьшаемого блока 12 по вл етс код числа (i-n), а на его выходе - (i-2n). Таким образом, в момент времени 12. опрашиваетс чейка пам ти блока 10 с адресом (i-2n).

Опрос чеек пам ти блока 10, номера которых кратны п, осуществл етс с приходом каждого последующего тактового импульса по описанному алгоритму .

Устройство работает в режиме опроса до тех пор, пока с момента времени t не поступит К тактовых импульсов . С по влением на выходе счетчика 4 кода числа К дешифратор 5 переведет устройство в режим записи.

Значение К выбираетс из услови К.(п-1). Это обусловлено тем, что К должно быть как можно больше (дл опроса большего числа чеек пам ти блока 10), но меньше п, определ ющего кратность периода следовани информационных импульсов. Необходимость выполнени неравенства св зана с реализацией циклического опроса чеек пам ти блока 10

, ,2,...,(п-1). В режим опроса импульсы записанные в чейках блока 10, номера которых кратны п, суммируютс счетчиком

0

8

8. Содержимое счетчика В в паргшлель- ном коде поступает на вход дешифратора 13, которым задаетс уровень порога обнаружени импульсной поЬле- довательности исход из заданной веро тности правильного обнаружени .

Емкость счетчиков 8 и 11 выбираетс равной числу чеек пам ти блока 10.

Если код числа, записанного в счетчике 8, совпадает с кодом, на который настроен дешифратор 13, на выходе последнего формируетс сигнал об обнаружении импульсной последовательности .

С приходом очередного импульса на информационную шину 1 устройства обнул ютс счетчики 4 и 8, устройство начинает функционировать по вышеописанному алгоритму.

Таким образом, изобретение обеспе7 чивает обнаружение импульсных последовательностей с периодом следовани импульсов, кратным заданной величине, 5 при одновременном обеспечении заданной веро тности правильного обнаруже- . ни .

5

0

Claims

Формула изобретени

5

0

0

Селектор импульсных последовательностей , содержащий первый счетчик

импульсов, счетный вход которого соединен с выходом элемента И, первый вход которого соединен с выходом первого элемента НЕ, а также второй и третий счетчики импульсов, причем счетный вход третьего счетчика импульсов соединен с тактовой шшюй, первый и второй регистры, информационную , тактовую и выходную шины, отличающийс тем, что, с целью обеспечени возможности обна ружени импульсных последовательностей с периодами следовани импульсов, кратными заданной величине, при одновременном обеспечении заданной веро тности правильного обнаружени , в него введены шина установки кода, второй элемент НЕ, блок вычитани , коммутатор, блок пам ти, первый и второй дешифраторы, причем выход второго дешифратора соединен с выходной шиной, а информационные входы - поразр дно с выходами второго- счет- 5 чика импульсов, счетный вход которого соединен с выходом блока пам ти, информационный вход которого соединен с информационной шиной и входами сброса первого и второго счетчиков

5

0

7; 14994648

импульсов, причем выходы первбгоными входами второго регистра, вход счетчика импульсов поразр дно соеди- записи которого соединен с вторым нены с информационными входами перво-входом элемента И, входом второго го дешифратора, выход которого соеди-элемента НЕ и тактовой шиной, а вы- нен с входом первого элемента НЕ,,ходы - поразр дно с входами группы входом управлени коммутатора и вхо-входов уменьшаемого блока вычитани , дом управлени блока пам ти, адресныевходы группы входов вычитаемого кото- входы которого поразр дно соединенырого образуют шину установки кода, с выходами коммутатора и также пораз- „а выходы - поразр дно с входами пер- р дно с информационными входами перво-вой группы входов ко1.1мутатора, входы го регистра, вход записи которого со-второй группы входрв которого пораз- Ъдинен с выходом второго элемента НЕ, р дно соединены с вызсодаМи третьего а выходы - поразр дно с информациг -счетчика импульсой.