. Дл этого в устройство дл устранени , обратной работы в системах передачи дискретных сообщений с фазовой манипул цией, содержащее блок пам ти, коммутатор и элемент НЕ, а в каждом блоке преобразовани сигнала - элемент И и регистр сдвига, причем сигнальный вход регистра сдвига одного блока преобразовани сигнала соединен со входом элемента НЕ, выход которого подключен к сигнальному входу регистра сдвига другого блока преобразовани сигнала, а тактовые входа регистров сдвига объединены, введены блок управлени , формирователь импульсов и управл ющий триггер , а в каждый блок преобразовани сигнала - элементы ИЛИ-НЕ, триггеры и сумматоры, выходы которых подключены ко входам элементов ИЛЙ-НЕ, выходы которых соединены с первыми входами соответствующих триггеров, выходы которых подключены, ко входам элемента И, ыход которого соединен с со3 ответствующим входом управл ющего триггера, выход которого подключен к управл ющему входу коммутатора, си нальный вход которого соединен с одним из выходов регистра сдвига, другие выходы которого подключены к пер вым входам соответствующих сумматоров , вторые входы которых соединены с выходами блока пам ти, ко входу которого подключен выход блока управ лени , при этом тактовые входы регистров сдвига соединены со входом формировател импульсов, выход которого подключен ко вторым входам соответствующих триггеров. На чертеже представлена структурна электрическа схема описываемого устройства. Устройство дл устранени обратной работы содержит элемент НЕ 1, формирователь 2 импульсов, блок 3 уп равлени , блок 4 пам ти, управл ющий триггер 5, коммутатор 6, блоки 7 и 8 преобразовани сигнала, каждый из которых содержит регистр 9 сдвига, сумматоры 10, элементы ИЛИ-НЕ 11, триггеры 12, элементы И 13. Устройство работает следующим образом . При отсутствии обратной работы двоичные элементы информации со входа устройства поступают в регистр 9 сдвига блока 7 преобразовани сигнала в пр мом коде, а в регистр 9 сдви га блока 8 - в инверсном вследствие их инвертировани элементом НЕ 1. При этом каждый блок 7 и 8 преобразо вани сигнала производит обнаружение сигнала в пр мом коде и работает сле дующим образом. Поступающие с регистра 9 сдвига viGl элементов информации в параллель ном коде непрерывно сравниваютс на сумматорах 10 с соответствующими раз р дами кодовых слов, поступающих последовательно в параллельном коде с блока 4 пам ти. При этом непрерыв .ное периодическое считывание кодовых слов из блока 4 пам ти, обесп чиваемое блоком 3 управлени , производитс с частотой , превьщгающей частоту Г следовани импульсов тактово синхронизации регистров 9 сдвига более , чем в m раз, т.е. , где m - общее число разрешенных кодовых комбинаций принимаемого кода , записанных в блоке 4 . ТаКИМ образом, за каждый тактовый ин5 тервал регистров сдвига на вторые входы каждых 3 сумматоров 10, соответствующих разр дным выходам регистра 9 сдвига с номерами, определ емыми вьфажением j-f kn (где j - по- р дковый номер группы из Q сумматоров , ,1,...,и-1 при каждом j), последовательно подаетс соответствующий j -ый разр д каждого кодового слова блока 4 пам ти. При поэлементном совпадении какого-либо п .-разр дного кодового слова (одного из 3) регистра сдвига с одним из кодовых слов блока 4 пам ти на соответствующих и сумматорах 10, на входе соответствующего элемента ИЛИ-НЕ 11 по витс сигнал, который установит соответствующий триггер 12 в единичное состо ние. При установке всех триггеров в единичное состо ние в течение тактового интервала, что возможно только при накоплении в регистре 9 сдвига Q правильно прин тых в пр мом коде м -разр дных слов принимаемой информации, на выходе элемента И 13 по витс сигнал, кототорый установит управл ющий триггер 5 в такое состо ние, при котором коммутатор 6 подключит на выход устройства последний разр дный выход регистра 9 сдвига рассматриваемого блока. Таким образом, при отсутствии обратной работы установка управл ющего триггера 5 будет производитьс вы-. ходным сигналом блока 7 преобразовани сигнала и на выход устройства будет подключен последний разр дный выход регистра сдвига этого блока. В начале каждого тактового интервала производитс сброс всех триггеров 12 обоих блоков в нулевое состо ние выходным импульсом формировател 2 импульсов. Формирователь 2 импульсов по каждому переднему фронту тактовых импульсов формирует импульс, длительность Т которого определ етс следующим соотношением где :-сч . т - длительность элементарной посылки; Tj,- пери.од считывани кодовых слов из блока 4 пам ти; m - общее число разрещенных кодовых слов принимаемого кода, записанных в блоке 4 пам ти; минимальна длительность импульса , необходима дл надежной установки триггеров запоминани в нулевое состо ние. 5 Это необходимо дл того, чтобы по окончании действи импульса форми ровател 2 импульсов кажда кодова комбинаци блока пам ти хот бы один раз поступила в блоки 7 и 8 до начала следующего тактового интервала. При возникновении обратной работы сигналы на переключение управл ющего триггера 5 не будут поступать до тех пор, пока все разр ды регистра 9 сдвига блока 8 не заполн тс вторично инвертированными элементами инфор ма.ц«и. За это зрем пО элементов информации в пр мом коде, оставшиес в регистре 9 сдвига блока 7, будут последовательно подаватьс на выход устройства. Как только все разр ды регистра 9 сдвига блока 8 заполн тс вторично инвертированными элементами информации и произойдет обнаружение пр мого кода этим блоком, управл ющий триггер 5 опрокинетс , и коммут тор 6 подключит на выход устройства последний разр дный выход регистра 9 сдвига блока 8. При самоустранении обратной работы , когда на вход устройства вновь будет поступать информаци в пр мом коде, сигнал на переключение управл ющего триггера 5 будет снова поступать с блока 7 после того, как разр ды его регистра 9 сдвига заполн тс информацией в пр мом коде. За это врем , аналогично рассмотренному случаю, оставшиес vnQ элементов информации в пр мом коде в регистре 9 сдвига блока 8 будут подаватьс на выход устройства. В результате, если кодовые комбинации не были искажены помехами, то в среднем устранение обратной работы будет производитьс за врем приема п/2 посылок информа ции, т.е. в данном случае увеличение длины (разр дности) регистров 9 сдви . га, с целью повышени устойчивости блоков 7 и 8 от ложного срабатывани на врем устранени обратной работы вли ни не оказывает. Устойчивость блока 7 или 8 от. ложного срабатывани характеризуетс веро тностью ложного срабатывани Рд и определ етс величиной QL , котора в свою очередь определ ет разр дность регистра 9 сдвига, количество сумматоров 10, элементов ИЛИ-НЕ 11, триггеров 12 и число входов элемента И 13, т.е. структуру блока. 5 Полага , что все кодовые комбинации , .поступающие с каждым тактом на сумматоры 10 блока, принимающего информацию в инверсном коде, равноверо тны , а также, полага , что искажение двоичного элемента 1 или О вл етс независимым и равноверо тным событием, то веро тность ложного срабатывани Рд блока будет, определ тьс выражением ), где vri - общее число разрешенных кодовых слов, записанных в блоке 4 пам ти; п - разр дность кода. Из приведенного Bbmie выражени величина Q определ етс в следующем виде НЛ/2% -Ч где 3 означают операцию округлени до ближайшего целого числа. При -известных значени х тип величину Q выбирают из требуемой веро тности ложного срабатывани Рд блоков 7 и 8, чем обеспечиваетс требуема помехоустойчивость устройства. Блок4 пам ти позвол ет производить перезапись алфавита кодовых комбинаций принимаемого кода и тем самым обеспечить работоспособность устройства при приеме любого н- разр дного корректирующего кода при соответствующем выборе структуры блоков 7 и 8. При этом работа устройства не зависит от помехоустойчивости системы цикловой синхронизации, котора в данном устройстве исключена , и устранение обратной работы в принимаемом сигнале может производитьс при любой скорости передачи данных. Формула изобретени Устройство дл устранени обратой работы в системах передачи дискетных сообщений с фазовой манипул ией , содержащее блок пам ти, коммуатор и элемент ПЕ, а в каждом блоке реобразовани сигнала - элемент И регистр сдвига, причем сигнальный ход регистра сдвига одного блока реобразовани сигнала соединен со входом элемента НЕ, выход которого подключен к сигнальному входу регист ра сдвига другого блока преобразовани сигнала, а тактовые входы регист ров сдвига объединены, отлича ющеес тем, что, с целью повышени помехоустойчивости , введены блок управлени , формирователь импульсов и управл киций триггер, а в каждый блок преобразовани сигнала элементы ИЛИ-НЕ, триггеры и сумматоры , выходы которых подключены ко вхо дам элементов ШШ-НЕ, выходы которых соединены с первыми входами соответствующих триггеров, выходы которых подключены ко входам элемента И, выход которого соединен с соответствую щим входом управл ющего триггера, выход которого подключен к управл ю 58 щему входу коммутатора, сигнальный вход которого соединен с одним из выходов регистра сдвига, другие выходы которого подключены к первым входам соответствующих сумматоров, вторые входы которых соединены с выходами блока пам ти, ко входу которого подключен выход блока управле1ш , при этом тактовые входы регистров сдвига соединены со входом формировател импульсов, выход которого подключен ко вторым входам соответствующих триггеров. Источники информации, прин тые во внимание при экспертизе 1. Мартынов Е.М. Синхронизаци . в системах передачи секретных сообщений . М., Св зь, 1972, с.182-184.