KR100223498B1 - 불일치 카운트와 비교하기 위한 가변 기준치를 사용하는 동기 검출 회로 및 그 방법 - Google Patents

Abstract

동기 검출기에서, 베이스밴드 신호는 다수의 연속 비트 시퀀스로 분할되어 각각의 시퀀스의 비트는 인접 시퀀스의 비트에 대해 한 비트 위치씩 천이된다. 비트 기준으로, 불일치는 각각의 입력 비트 시퀀스와 선정 비트 시퀀스 사이에서 검출되고 검출된 불일치는 불일치 카운트를 생성하도록 카운트된다. 불일치 카운트와 기준값 사이에서 제 1 비교가 수행되어 불일치 카운트가 기준값보다 작거나 같은 경우 동기 코드가 검출되는 것을 결정하고, 연속 생성된 불일치 카운트들 사이에 다른 비교가 수행되어 연속 생성된 불일치 카운트의 나중 값이 앞선값보다 작거나 같은 경우 동기 코드가 검출되는 것을 결정한다.

Description

불일치 카운트와 비교하기 위한 가변 기준치를 사용하는 동기 검출 회로 및 그 방법

본 발명은 일반적으로 동기화의 검출에 관한 것으로, 특히 주기적 간격으로 전송되는 동기 코드의 검출에 관한 것이다. 본 발명은 특히 무선 페이징 수신기에 적합하다.

복구된 베이스밴드 디지털 비트 스트림으로부터의 프레임 동기 코드의 검출은 일반적으로 일치 또는 불일치를 검출하도록 비트 스트림과 동기 코드의 비트 패턴을 비트 단위(bit-by-bit)로 비교하는 것을 포함한다. 완전한 일치가 있고 디코딩 공정이 시작된다면 싱크 코드가 검출된다는 것을 알 수 있다. 그러나, 전송된 동기 코드가 전송 동안 송상된다면, 수신된 동기 코드에 단지 한 비트 에러만이 있는 경우라도 동기 검출은 실패한다. 결과적으로, 버스트 에러는 디코드된 신호에서 발생한다.

일본 공개 특허 명세서 소-60-247344호는 PCM 통신 시스템에 대한 동기 검출기를 공지한다. 종래 기술의 동기 검출기는 제2 비교기를 포함하는데, 제1 비교기는 입력 비트 시퀀스가 선정의 동기 비트 패턴과 완전히 일치하는 경우 출력을 생성한다. 제2 비교기는 입력 비트 시퀀스가 동기 비트 패턴과 완전히 일치하지 않는 경우라도 출력을 생성한다. 제1 및 제2 비교기 출력은 제1 비교기 출력으로부터 유도된 윈도우의 펄스의 주기내에 발생하는 경우에 유효하다.

그러나, 선정 수의 불일치가 존재하는 경우에 제2 비교기가 출력을 생성하므로, 데이타(payload) 비트가 동기 비트패턴과 일치할 확률은 증가하고, 전송된 신호가 노이즈 및 다중경로 반사에 의해 심하게 손상되는 경우 전송된 동기 코드가 동기 비트 패턴과 일치할 확률은 감소한다. 결과적으로, 심하게 손상된 경우 동기 코드는 연장된 시간 주가 동안 진본 동기 코드로서 검출되지 않는다.

또한, 무선 페이저와 같은 응용에 적합한 단순 회로 장치에서 사용될 동기 검출기를 제공할 필요가 있다.

본 발명의 목적은 노이지 채널에서의 프레임 동기 검출의 문제에 대한 단순 하면서도 유효한 해결책을 제공하는 것이다. 특히, 본 발명의 목적은 노이즈에 내성을 가지는 동기 검출기를 제공하는 것이다.

본 발명은 에러 비트 속도가 가변하는 상황하에서 가능한 동기 필드로부터 검출된 불일치의 평균 수는 현저하게 가변하며, 다수의 불일치가 비트 에러 속도와는 무관하게 가능한 데이타 필드로부터 일관되게 검출된다. 비트 에러 속도가 감소하는 경우, 동기-필드 불일치 카운트가 또한 감소하고, 결정 임계가 감소하는 불일치 카운트에 따라 감소하는 경우 임계 결정의 신뢰도는 증가한다. 본 발명은 노이지 환경에 대해 유용한데, 여기서 비트 에러 속도는 급속히 증가했다가 서서히 감소하며 이러한 공정을 반복한다.

본 발명의 한 특성에 따르면, 입력 비트 시퀀스를 순차적으로 수신하고 입력 비트 시퀀스와 선정된 비트 시퀸스 사이의 불일치를 비트 단위로 연속적으로 검출하기 위한 동기 검출기 및 검출된 불일치의 수를 각각 표시하는 카운트 값을 연속적으로 생성하기 위한 불일치 카운트를 포함하는 동기 검출기가 제공된다. 기준값과 카운터의 출력 사이의 제1 비교를 수행하고, 카운터 출력이 기준값보다 작거나 같은 경우에 동기 코드가 검출되는 것을 결정하고, 카운터의 연속 생성된 출력들 사이의 제2 비교를 수행하고, 연속 생성된 카운터 중의 나중의 출력이 앞선 카운터 출력보다 작은 경우에 동기 코드가 검출되는 것을 결정하고, 나중 카운터 출력이 0과 같을 경우 제1 비교를 반복하도록 로직 회로 장치가 제공된다.

특히, 로직 회로 장치는 선정된 비트 시퀀스의 최대 비트 수보다 작은 기준값을 초기에 저장하는 불일치 카운터에 접속된 메모리를 포함한다. 카운터의 출력은 카운터 출력이 메모리 내용보다 작거나 같아지는 경우에 동기 코드가 검출된 것을 표시하는 출력을 생성하도록 메모리의 내용과 비교되며, 메모리는 카운터 출력이 메모리 내용보다 작은 경우 카운터 출력으로 업데이트(update)되며, 메모리는 카운터 출력이 0과 같아지는 경우 기준값으로 업데이트된다.

본 발명의 제2 특성에 따르면, 본 발명은 동기 코드를 검출하기 위한 방법을 제공하는데, 상기 방법은

a) 다수의 연속 비트 시퀀스 각각과 선정된 비트 시퀀스 사이의 불일치를 비트 단위로 연속적으로 검출하는 단계로서, 각각의 연속 비트 시퀀스의 비트는 인접 비트 시퀀스의 비트에 대해 한 비트 위치 만큼 천이하는 단계;

b) 검출된 불일치의 수를 표시하는 카운트 값을 연속적으로 생성하는 단계;

c) 카운트 값과 기준값을 비교하고 카운트 값이 기준값보다 작거나 같은 경우 동기 코드가 검출되는 것을 결정하는 단계; 및

d) 단계(b)에 의해 연속적으로 생성된 카운트 값들 사이를 비교하고, 연속 생성된 카운트 값 중의 나중 값이 앞선 카운트 값보다 작거나 같은 경우 다음 동기 코드가 검출되는 것을 결정하고, 나중 카운트 값이 0이 되는 단계(c)로 복귀하는 단계

를 포함한다.

본 발명의 제3 특성에 따르면, 본 발명은 동기 코드를 검출하기 위한 방법을 제공하는데, 상기 방법은

a) 다수의 연속 비트 시퀀스 각각과 선정된 비트 시퀀스 사이의 불일치를 비트 단위로 연속적으로 검출하는 단계로서, 각각의 연속 비트 시퀀스의 비트는 인접 비트 시퀀스의 비트에 대해 한 비트 위치 만큼 천이하는 단계;

b) 검출된 불일치의 수를 표시하는 카운트 값을 연속적으로 생성하는 단계;

c) 선정 비트 시퀀스의 최대 비트수보다 작은 기준 값을 메모리로 저장하는 단계;

d) 카운트값을 메모리의 카운트와 비교하는 단계;

e) 카운트값이 메모리 내용보다 큰 경우, 단계(d)로 복귀하는 단계;

f) 카운트값이 메모리 내용보다 작거나 같은 경우, 동기 코드가 검출된 것을 결정하고, 카운트값이 메모리 내용보다 작은경우, 메모리를 카운트값으로 업데이트 하는 단계;

g) 선정 시간을 대기하는 단계;

h) 메모리 내용이 0인지를 결정하는 단계;

i) 메모리 내용이 0이 아닌 경우 단계 (d)복귀하고 메모리 내용이 0인 경우 단계(c)로 복귀하는 단계

를 포함한다.

제 1도는 본 발명에 따른 동기 검출기를 구체화하는 선택 호출 무선 페이저의 블럭도.

제 2도는 비교기 로직의 동작의 흐름도.

* 도면의 주요부분에 대한 부호의 설명

1 : 전면 단부 2 : 디코더

3 : 제어기 4 : 어넌시에이터

5 : 동기 검출기

본 발명에 따른 동기 검출기를 구체화하는 선택 호출 무선 페이저가 도1에 도시된다. 페이저는 전면 단부(1), 디코더(2), 마이크로프로세서-기반 제어기(3) 및 어넌시에이터(annunciator; 4) 또한 무선부를 포함한다. 전면 단부(1)는 프레임 동기 코드와 코드화된 데이타(페이로드) 비트로 변조된 캐리어를 통해 전송된 페이징 신호를 수신하고 비트 시퀀스 및 비트 -타이밍 클럭 펄스를 포함하는 베이스밴드 신호를 복구한다. 인코드된 데이타 비트는 디코더(2)내의 원래 비트 시퀀스로 변환되고 제어기(3)으로 궤환된다. 수신된 페이징 신호내에 포함된 어드레스 코드가 페이저의 어드레스와 일치하는 경우, 어넌시에이터(4)는 제어기(3)에 의해 활성화되어, 사용자를 환기시킨다.

동기 검출기(5)는 전면 전면 단부(1)로부터의 디지털 베이스밴드 신호를 수신하도록 클럭된 쉬트트 레지스터(10)을 포함하고, 선정 길이[일반적으로는, 32비트]의 다수의 연속 비트 시퀀스로 분할시켜서 쉬프트 레지스터(10)내에 저장된 각각의 연속 시퀀스의 비트는 인접 시퀀스의 비트에 따라 1비트 위치 만큼 천이한다. 저장된 입력 비트는 쉬프트 레지스터(10)로부터 불일치 검출기(11)로 공급되고, 이는 비트 단위로 레지스터(12)내에 저장된 프레임 동기 코드의 비트 패턴과 비교된다. 불일치 검출기(11)는 숫자에 있어서 프레임 동기 코드내의 비트의 수와 일치하는 다수의 익스클루시브-OR로 구성된다. 불일치 검출기(11)는 입력 비트와 저장된 동기화 비트 사이에 검출된 불일치의 수에 대응하는 로직-1 출력을 생성한다. 불일치 카운터(13)는 불일치 검출기(11)로부터의 로직-1출력의 수를 카운트하고. 검출된 불일치를 표시하는 2진 출력 신호 m를 비트 간격으로 생성한다.

카운터(13)의 출력은 메모리(14) 및 초기 기준 불일치 카운트 n 또는 카운터(13)의 출력을 저장하도록 메모리(14)를 제어하는 비교기 로직(15)에 결합된다. 메모리 (14)내에 저장된 불일치의 수는 변수 k로 표시되고 기준 카운트값으로서 비교기 로직(15)에 공급된다. 초기값 n은 프레임 동기 코드내에서의 비트의 수를 표시한다. m 및 k값을 사용함에 의해, 비교기 로직(15)은 전면 단부(1)에 동기 타이밍 펄스를 공급하고, 이는 전송된 프레임들의 각각의 시작 타이밍을 인식하도록 사용된다. 비교기 로직(15)은 타이밍 활동을 제공하도록 전면 단부(1)로부터의 클럭 펄스와 함께 동작한다.

비교기 로직(15)의 동작은 도2에 도시된 흐름도를 기준으로 아래에 설명된다.

비교기 로직(15)의 동작은 초기화 단계(20)부터 시작되는데, n-값을 메모리(14)내로 기입함에 의해 k값은 초기 기준값n으로 세트된다. 실제에 있어서는, 초기값 n은 32-비트 길이의 프레임 동기코드에 대해 3과 같다. 단계21에서, 비교기 로직(15)은 불일치 카운터(13)으로부터의 m값 및 메모리(14)로부터의 n값을 판독하고, 이를 각각 비교한다.(단계 22). m〈 k 인 경우, 단계22에서 단계23으로 진행하여 메모리(14)를 카운터(13)의 현재 출력으로 업데이트함에 의해 기준값 k를 m과 동일하게 세트하고, 단계24으로 진행하여 동기 타이밍 펄스를 전면 단부(1)로 공급한다. 다음으로, 동기 검출기는 한 프레임 간격을 대기한다(단계 25). 대기 간격의 마지막에서, 흐름은 단계26으로 진행하여 k = 0 인지를 결정한다. 0이 아니라면, 흐름은 단계21로 복귀하여 다음 프레임에 대해 공정을 반복한다.

단계22에서의 결정이 m = k 를 표시하는 경우, 흐름은 동기 타이밍 펄스를 생성하도록 단계24로 진행되고 업데이트 단계23을 생략한다.

단계22에서 m 〉k 이면, 흐름은 단계27로 진행되어 한 클럭 간격만큼 대기하고 단계21로 복귀하여 비트-대-비트 비교 공정을 반복한다. 그러므로, 데이타한 필드 동안, 흐름은 단계21, 22 및 27을 통해 루프한다.

그러므로, m ≤ k 이고 k ≠0 인 경우, 단계 21 내지 단계 26은 반복되고 메모리(14)내의 기준값k은 연속적으로 감소되고 결과적으로 k-값은 0이된다. 이러한 경우, 흐름은 단계26에서 단계20으로 복귀되어 저장된 k-값을 초기값n으로 리셋함에 의해 루틴을 재시작한다.

가능한 동기 필드로부터 검출된 불일치 카운트의 평균값이 비트 에러율이 변함에 따라 현저하게 변하고, 데이타 필드로부터 검출된 불일치 카운트의 평균값이 실질적으로 변하지 않으므로, 비트 에러율이 상대적으로 높은 경우 기준값k 보다 작거나 같은 불일치 카운트m의 연속 발생의 가능성이 높다. 그러므로, 비트 에러율이 감소하는 경우, 동기 필드의 불일치 카운트는 감소한다. 그러므로, 기준값k을 단계23에서 작은 값의 m으로 업데이트하여 비트 에러율이 감소하는 경우 데이타 비트 시퀀스가 동기 코드로서 에러적으로 검출되는 확률을 감소시킨다.

본 발명의 동기 검출기는 그러므로 선택 호출 무선 페이저와 같은 노이지 채널하에서의 프레임 동기 코드의 검출에 대한 단순하면서도 유효한 해결책을 제공한다.

Claims (9)

1. 신호를 순차적으로 수신하고 상기 신호를 다수의 연속 비트 시퀀스로 분할하여 각각의 시퀀스의 비트가 인접 시퀀스의 비트에 대해 1 비트 위치만큼 천이하고 각각의 비트 시퀀스와 선정된 비트 시퀀스 사이의 불일치를 비트 단위로 연속적으로 검출하기 위한 수단(10-12) ;

   각각이 다수의 검출된 불일치를 표시하는 카운트 값을 연속적으로 생성시키기 위한 불일치 카운터(13) ; 및

   기준값과 상기 카운터(13)의 출력 사이를 제 1 비교하고, 카운터 출력이 기준값보다 작거나 같은 경우 동기 코드가 검출되는 것을 결정하고, 연속적으로 생성되는 상기 카운터(13)의 출력들 사이를 제 2 비교하고, 연속적으로 생성된 카운터 출력들 중의 나중 카운터 출력이 앞선 카운터 출력보다 작거나 같은 경우에 다음 동기 코드가 검출되는 것을 결정하고, 상기 나중 카운터 출력이 0과 같아지는 경우 상기 제 1 비교를 반복하는 로직 수단(14, 15)을 포함하는 것을 특징으로 하는 동기 검출기.
2. 제 1항에 있어서, 상기 로직 수단(14, 15)는

   상기 불일치 카운터(13)에 접속되고, 상기 선정된 비트 시퀀스의 최대 비트수보다 작은 상기 기준값을 초기에 저장하는 메모리(14) ; 및

   상기 카운터의 출력을 메모리의 내용과 비교하고 상기 카운터 출력이 메모리 내용보다 작거나 같아지는 경우 상기 동기 코드가 검출된 것을 표시하는 출력 신호를 생성하고, 상기 카운터 출력이 메모리 내용보다 작은 경우 상기 메모리를 상기 카운터 출력으로 업데이트하고, 카운터 출력이 0과 같아지는 경우 상기 메모리를 상기 기준값으로 업데이트하기 위한 비교기 수단(15)을 포함하는 것을 특징으로 하는 동기 검출기.
3. 제 2항에 있어서, 상기 비교기 수단(15)은 상기 카운터 출력이 0과 동일한 메모리 내용보다 큰 경우 선정 간격 동안 디스에이블되도록 구성되는 것을 특징으로 하는 동기 검출기.
4. 무선 페이징 신호를 수신하고 그로부터 동기 코드 및 데이타 비트를 포함하는 디지털 신호를 복구하는 전면 단부(front end ; 1) ;

   상기 디지털 신호를 순차적으로 수신하고 상기 신호를 다수의 연속 비트 시퀀스로 분할하여 각각의 시퀀스의 비트가 인접 시퀀스의 비트에 대해 1 비트 위치만큼 천이하고 각각의 비트 시퀀스와 선정된 비트 시퀀스 사이의 불일치를 비트 단위로 연속적으로 검출하기 위한 수단(10-12) ;

   각각이 다수의 검출된 불일치를 표시하는 카운트 값을 연속적으로 생성시키기 위한 불일치 카운터(13) ; 및

   기준값과 상기 카운터(13)의 출력 사이를 제 1 비교하고, 카운터 출력이 기준값보다 작거나 같은 경우 동기 코드가 검출되는 것을 표시하는 신호를 상기 전면단부(1)에 공급하고, 상기 카운터(13)의 연속 생성된 출력들 사이를 제 2 비교하고, 연속 생성된 카운터 출력등 중의 나중값이 앞선 카운터 출력보다 작거나 같은 경우 다음 동기 코드가 검출되는 것을 표시하는 신호를 상기 전면 단부(1)에 공급하고, 상기 나중 출력이 0과 같아질 때 상기 제 1 비교를 반복하기 위한 로직 수단(14, 15)을 포함하는 것을 특징으로 하는 선택 호출 무선 페이저.
5. 제 4항에 있어서, 상기 로직 수단(14, 15)는

   불일치 카운터(13)에 접속되고 상기 선정 비트 시퀀스의 최대 비트수보다 작은 상기 기준값을 초기에 저장하는 메모리(14) ;

   카운터(13)의 출력과 메모리의 내용을 비교하고 상기 카운터 출력이 상기 메모리 내용보다 작거나 같아지는 경우 상기 동기 코드가 검출되는 것을 표시하는 출력 신호를 상기 전면 단부(1)로 공급하며, 상기 카운터 출력이 상기 메모리 내용보다 작아지는 경우 상기 메모리를 상기 카운터 출력으로 업데이트하고, 상기 카운터 출력이 0과 같아지는 경우 상기 메모리를 상기 기준값으로 업데이트하기 위한 비교기 수단(15)을 포함하는 것을 특징으로 하는 선택 호출 무선 페이저.
6. 동기 코드를 검출하는 방법에 있어서,

   a) 다수의 연속 비트 시퀀스 각각과 선정된 비트 시퀀스 사이의 불일치를 비트 단위로 연속적으로 검출하는 단계로서, 각각의 연속 비트 시퀀스의 비트는 인접 비트 시퀀스의 비트에 대해 한 비트 위치 만큼 천이하는 단계 ;

   b) 검출된 불일치의 수를 표시하는 카운트 값을 연속적으로 생성하는 단계 ;

   c) 카운트 값과 기준값을 비교하고 카운트 값이 기준값보다 작거나 같은 경우 동기 코드가 검출되는 것을 결정하는 단계 ; 및

   d) 단계(b)에 의해 연속적으로 생성된 카운트 값들 사이를 비교하고, 연속 생성된 카운트 값들 중의 나중 값이 앞선 카운트 값보다 작거나 같은 경우 다음 동기 코드가 검출되는 것을 결정하고, 나중 카운트 값이 0이 되는 경우 단계(c)로 복귀하는 단계를 포함하는 것을 특징으로 하는 동기 코드 검출 방법.
7. 제 6항에 있어서, 상기 단계(a)는 무선 페이진 신호로부터 복구된 디지털 베이스밴드 신호를 수신하고 상기 베이스밴드 신호를 상기 다수의 연속적인 비트 시퀀스로 분할하는 단계를 포함하는 것을 특징으로 하는 동기 코드 검출 방법.
8. a) 다수의 연속 비트 시퀀스 각각과 선정된 비트 시퀀스 사이의 불일치를 비트 단위로 연속적으로 검출하는 단계로서, 각각의 연속 비트 시퀀스의 비트는 인접 비트 시퀀스의 비트에 대해 한 비트 위치 만큼 천이되는 단계 ;

   b) 검출된 불일치의 수를 표시하는 카운트 값을 연속적으로 생성하는 단계 ;

   c) 선정 비트 시퀀스의 최대 비트 수보다 작은 기준값을 메모리로 저장하는 단계 ;

   d) 카운트값을 메모리의 내용과 비교하는 단계 ;

   e) 카운트값이 메모리 내용보다 큰 경우, 단계(d)로 복귀하는 단계 ;

   f ) 카운트값이 메모리 내용보다 작거나 같은 경우, 동기 코드가 검출된 것을 결정하고, 카운트값이 메모리 내용보다 작은 경우, 메모리를 카운트값으로 업데이트하는 단계 ;

   g) 선정 시간을 대기하는 단계 ;

   h) 메모리 내용이 0인지를 결정하는 단계 ; 및

   i) 메모리 내용이 0이 아닌 경우 단계 (d)로 복귀하고 메모리 내용이 0인 경우 단계(c)로 복귀하는 단계를 포함하는 것을 특징으로 하는 동기 코드 검출 방법.
9. 제 8항에 있어서, 상기 단계(a)는 무선 페이징 신호로부터 복구된 디지털 베이스밴드 신호를 수신하고 상기 베이스밴드 신호를 상기 다수의 연속 비트 시퀀스로 분할하는 단계를 포함하는 것을 특징으로 하는 동기 코드 검출 방법.

Images