Выход схемы «И вл етс сигналом «Опрос дл следующего младшего разр да, а дл данного разр да вл етс выходом результата сравнени . Сигнал «Опрос одновременно поступает на схему исключени и схему «И. Все устройство сравнени двоичных чисел состоит из п разр дов, представленных на фиг. 1. Выходы и А-.В всех разр дов объединены, и эти цепи вл ютс выходами и всего устройства сравнени . Выход А В самого младшего разр да вл етс выходом всего устройства сравнени . При сравнении чисел все разр ды их кодов сравниваютс одновременно, параллельно во времени, причем предпочтение при сравнении отдаетс старшему разр ду: сначала сравниваютс между собой два самых старших разр да , и если один из них одного числа оказываетс больше соответствуюшего разр да другого числа, - это вл етс достаточным условием дл формировани выходного сигнала независимо от состо ни младших разр дов. Если же старшие разр ды равны между собой, сравнение производитс по следуюш,ему младшему разр ду и т. д. Дл установки схемы устройства в исходное состо ние поступает тактируюш,ий импульс Гь В исходном состо нии устройства сравнени чейка 8 находитс в состо нии «1, а остальные чейки - в соста нии «О. Оба сравниваемых числа поступают одновременно на входы всех разр дов по времени тактируюш,его имлульса 2. Импульс Гз (рабочий такт) и открываетс электронный ключ И. Результат сравнени получают при поступлении сигнала «Опрос, сов1падаюш,его с тактируюш,им импульсом Г4. Рассмотрим случай поступлени на данный разр д кода , В О. По команде импульса TZ в выходную чейку 5 и буферную чейку 6 схемы исключени записываетс «1, чейка 8 схемы «ИЛИ списываетс без выдачи информации, так как электронный ключ Л 1 в цепи ее нагрузки закрыт . Импульт Гз списывает буферную чейку б и записывает «1 в чейку 9. Сигнал «Оцрос списывает выходную чейку 5 и опрашивает схему «И. На выходе схемы «И сигнал отсутствует , так как «1 записана лишь в одну чейку 9. Выход чейки 5 вл етс выходом данного разр да. Рассмотрим случай поступлени «ода А 0, . По команде импульса TZ в выходную чейку 7 и буферную чейку 4 схемы исключени записываетс «Ь, чейка 8 схемы «ИЛИ списываетс без выдачи информации, так как электронный ключ М в цепи ее нагрузки закрыт. Рабочий такт Гз списывает буферную чейку 4 и занисывает «1 в чейку 10 схемы «И. Сигнал «Опрос списывает выходную чейку 7 и опрашивает схему «И. На выходе схемы «И сигнал отсутствует, так как «1 записана лишь в одну чейку 10. Выход чейки 7 вл етс выходом данного разр да. Рассмотрим случай поступлени кода , . По команде сигнала TZ в выходные чейки 5, 7 и буферные чейки 4, 6 схемы исключени записываетс «1, чейка 8 схемы «ИЛИ списываетс без выдачи информации, так как электронный ключ 11 в цапи ее нагрузки закрыт. Рабочий такт Гз списывает буферные чейки 4 и 6. Сигнал с выхода чейки 4Списывает чейку 5 н записывает «1 в чейку 10 схемы «И, сигнал с выхода чейки 6 списывает чейку 7 и записывает «1 в чейку 9 схемы «И. Сигнал «Опрос опрашивает выходные чейки 5, 7 и схему «И. На выходах чеек 5 и 7 сигиалов не оказываетс , так как они были списаны импульсом Гз. Выход схемы «И вл етс сигпалом «Опрос дл следующего младшего разр да, а дл данного разр да вл етс выходом . Рассмотрим случай поступлени кода Л 0, 5 0. Рабочий такт Гз списывает чейку 8 схемы «ИЛИ, открываетс электронный ключ 11, и сигнал с выхода чейки 8 записывает «1 в чейки 9 и 10 схемы «И. Сигнал «Опрос опрашивает выходные чейки 5, 7 и схему «И. На выходах чеек б и 7 сигналы отсутствуют , так как они находились в состо нии «О. Выход схемы «И вл етс сигналом «Опрос дл следующего младшего разр да , а дл данного разр да вл етс выходом А В. Выполнение устройства сравнени двоичных чисел на феррит-транзисторных элементах повышает надежность работы устройства и его экономичность, так как не требуетс тщательного подбора элементов и точного согласовани по времени тактирующих нмпульсов. Сравниваемые числа поступают на устройство в параллельном коде, что увеличивает быстродействие . Предложенное устройство позвол ет снимать информацию с его выходов как на аналогичные магнитные элементы так и на другие электронные схемы. Предмет изобретени Устройство дл сравнени двоичных чисел, каждый разр д которого содержит схему «исключенного ИЛИ, состо щую из буферных и выходных чеек, источники сравниваемых кодов , св занные со входами схемы «исключенного ИЛИ, и источник тактирующих импульсов , отличающеес тем, что, с целью ноышени быстродействи и расширени функиональных возможностей устройства, в него веден обший дл всех разр дов ключ, управ ющий вход которого св зан с источником актирующих импульсов, а в каждый разр д ведены схема «И и схема «ИЛИ, причем ыходы буферных чеек схемы исключенного ИЛИ соединены с соответствующими входаи схемы «И, входы схемы «ИЛИ св заны источниками сравниваемых кодов, а ее выод с другими входами схемы «И и с выхоом ключа, соединенного с выходом схем ИЛИ других разр дов.
УЗ
Опрос
А-гВ А В