SU391749A1 - Р-у6.-к изобретения - Google Patents

Description

1

Изобретение относитс  к области фазировани  приемных устройств аппаратуры персдачи данных и контрол  и может быть использовано , например, дл  достижени  когерентной работы датчиков, образованных путем сложени  по модулю два р да рекуррентных последовательностей.

Известны способы фазировани  лсевдослучай .ных последовательностей по /комбинаци м фазового пуска.

Целью изобретени   вл етс  сохранепие правильной фазы при наличии сшибок. Дл  этого при фазировании провер ют каждый символ принимаемой последовательности на соответствие закону формировани , получают сигналы ошибки, определ ют знак ошибки и инвертируют каждый ошибочный символ на входе регистров устройства фазировани .

Предлагаемый способ состоит в проверке принимаемой последовательности -на соответствие закону формировани  передаваемой последовательности, обнаружении, определении знака ошибки и последующем исправлепин ошибочной информации во всех регистрах декодируюш.его устройства и обнаружении знака ош1ибки и исправлении ошибок во всех регистрах декодирующего устройства схемы фазировани .

На чертеже изображена блок-схема, работающа  по предложенному способу, где

h-/п-регистры с логическими обратными св з ми, -схемы сложени  ло модулю два, 5 -схема коррекции ошибок и 4 -схема включени ,

PerHiCtpbi /1-In с логическими обратными св з ми и схемы 2i-2n сложени  по модулю функционально объедин ютс  в декодирующее устройство. Схема включени  4 выполн ет функции обнаружени  ненскал енного отрезка импульсной последовательности, схема коррекции ошибок 3 - функции исправлени  ошибок.

Пусть на прием поступает импульсна  последовательность , образованна  на передаче путем последовательного сложени  по модулю два п псевдослучайных последовательностей , сформированных в п регистрах с логическими обратными св з ми. На приеме производитс  последовательное вычптанне по модулю два принимаемой импульсной последовательности , получаемой на выходе соответствующего регистра с логическ 1ми обратными св з ми, провер етс  соответствие принимаемой информации закону формировани  кода на передаче и прн соответствии, т. е. отсутствии сигнала ошибок, через схему включени  4 включаетс  схема коррекции ошнбок 5.

При возникновении ошибки на выходе последней схемы (2„) сложени  по модулю два в результате анализа характера информации на входе этой схемы (Хп) с учетом того, что в репистре запоминаетс  предшествующа  ошибкам правильна  информаци  У„ производитс  коррекци  запиСанной в регистр двоичной ИНформаци1И путем записи или запрета единицы - в зависимости от характера ошибки (перехода «О в «I Или «I в «О), Операции распознавани  характера необходимой коррекции (добавление либо вычитание единицы) осуществл етс  схемой коррекции ошибок.

Анализ -сигналов с выхода схемы 2„ и с входа схемы 2n-i сложени  по модулю два позвол ет осуществить коррекцию в 2 (п-1) регистре и т. д.

Таким образом кажда  ошибка, по вл юща с  В .канале, будет регистрироватьс  на входе схемы коррекции ощибок, но правильна  фаза принимаемого сигнала поддерживаетс  за счет исправлени  ошибок в приемных регистрах, т. е. за счет инвертировани  ошибочной информации на входах регистров

Предмет изобретени 

Способ фазировани  псевдослучайных последовательностей , образованных путем сложени  по модулю два р да рекуррентных последовательностей, сформированных в п регистрах с логическими обратными св з ми, заключающийс  в том, что на приемной стороне .производитс  вычитание по модулю два псевдослучайных последовательностей, отличающийс  тем, что, с целью удержани  правильной фазы при наличии ошибок, при фазировании провер ют .каждый символ принимаемой по.следовательности на соответствие закону формировани , получают сигналы ошибки, определ ют знак ошибки и инвертируют каждый ощшбочный символ «а входе регистров устройства фазировани .