SU392602A1 - Устройство фазирования псевдослучайных последовательностей - Google Patents

Description

Изобретение относитс  к области телеграфной св зи, а именно к устройствам фазировани  псевдослучайных последовательностей, образованных путем сложени  по модулю два р да рекуррентных последовательностей, сформированных в п регистрах с логическими обратными св з ми.

Известны устройства фазировани  псевдослучайных последовательностей, содержащие узел проверки соответстви  принимаемой последовательности закону формировани , узел коррекции ошибок и узел .включени , обеспечивающий обнаружение неискаженного участка последовательности и включение узла коррекции ошибок. Однако такие устройства тер ют фазу при .наличии в канале ошибок.

Цель изобретени  - удержание цравильнюй фазы при наличии ошибок.

Это достигаетс  тем, что в предлагаемом устройстве схема коррекции ошибок своими выходами, соответствующими каждому регистру с логическими обратными св з ми, включена между входом устройства и выходом каждого из п регистров с логическими обратными св з ми. Выход каждого из п сумматоров по модулЮ два подсоединен к соответствующему входу схемы коррекции ошибок, начина  со второго, а к первому входу схемы коррекции ошибок нодключен выход схемы

Включени . К входу последней подсоединен выход л-го сумматора по модулю два.

На чертеже приведена блок-схема предлагаемого устройства.

Устройство фазировани  псевдослучайных последовательностей содержит п регистров 1 с логическими обратными св з ми на сумматор 2 по модулю два, схемы 3 коррекции ошибок , состо щие из сумматоров 4 по модулю

два и схем 5 «И, п сумматоров 6 по модулю два и схему 7 включени .

Когда схема 3 коррекции ошибок выключена (с начала работы), т. е. на входе 8 схемы «И разрешающий сигнал отсутствует, то сигнал «ошибка, поступающий на вход 9 схемы «И, не проходит на ее выход. Поэтому на выходе схемы «И сигнал коррекции ошибок отсутствует . При отсутствии сигналов .на выходе схемы «И сумматор 4 пропускает входную

информацию на вход регистра 1 (если входна  информаци  соответствует Б данный момент сигналу «1, то если входна  информаци  «О, то 000 0, так как на выходе схемы «И сигнал «О).

Таким образом, входна  информаци  (при включенной схеме коррекции ошибок), без изменений поступает в регистр 1.

В регистре 1, сумматорах 2 6 осуществл етс  проверка соответстви  принимаемой информации закону формировани  рекуррентной последовательности. Если этот закон выполн етс  в течение некоторого времени, определ емого схемой 7 включени , т. е. если в течение заданного времени отсутствуют сигналы ошибок (Hia выходе сумматора 6), то срабатывает схема 7 включени  и открывает схему 5 «И по входу 8. Этот момент считаетс  оконча«ием начального фазировани  и началом работы схемы коррекции ошибок. К этому моменту в регистре имеетс  пам ть правильной информации, и любой сигнал «ошибка на выходе сумматора 6 будет через схему «И поступать на сумматор 4. При поступлении сигнала «ошибка на сумматор 4 в последнем осуществл етс  исправление ошибки. Так, например, .пусть вместо сигнала «1 на вход поступил ошибочный символ «О. Сигнал «ошибка (сигнал в виде «1), складыва сь с ошибочным символом «О, дает 0@1 1, и на вход регистра поступает исправленный символ «1. Если вместо сигнала «О поступает ошибочный символ «1, то сигнал «ошибка (сигнал «1), складыва сь с ошибочным символом «1, дает 10 , и на вход регистра поступает исправлен-ный символ «О.

Так как каждый символ принимаемой информации :При наличии ошибки корректируетс  независимо от других символов, в регистре сохран етс  правильна  фаза информации даже при наличии ошибок любой кратности и перерывах св зи. Осуш,ествление коррекции ошибок на входе регистров обусловливает отсутствие размножени  ошибок на выходе сумматоров 2 и 5. Это позвол ет сохран ть правильную фазу информации при ошибках любой кратности, ибо коррекци  ошибок осуществл етс  без последстви  (в регистре сохранена правильна  информаци , и люба  поступивша  ошибка исправл етс ).

Обработка информации в сумматорах 4 ц 6 осуществл етс  без потери такта.

Предмет изобретени 

Устройство фазировани  псевдослучайных последовательностей, образованных путем сложени  по модулю два р да рекуррентных последовательностей , сформированных в п регистрах с логическими обратными св з ми,

содержащее п регистров с логическими обратными св з ми, выходы каждого из которых подсоединены к первому входу соответствующего из п сумматоров по модулю два, и схему коррекции ощибок, отличающеес  тем, что,

с целью удерл ани  правильной фазы при Hiaличии ощибок, упом нута  схема коррекции ощибок своими выходами, соответствующими каждому з Пом нутому регистру с логическими обратными св з ми, включена между входом

устройства и выходом каждого из п упом ну тых регистров с логическими обратными св з ми , причем выход каждого из п упом нутых сумматоров по модзлю два подсоединен к соответствующему входу упом нутой схемы

коррекции ошибок, начина  со второго, а к первому входу упом нутой схемы коррекции ощибок подключен выход схемы включени , к входу которой подсоединен выход п-го сумматора по модулю два.