SU455503A1 - Устройство цикловой синхронизации - Google Patents
Устройство цикловой синхронизацииInfo
- Publication number
- SU455503A1 SU455503A1 SU1879038A SU1879038A SU455503A1 SU 455503 A1 SU455503 A1 SU 455503A1 SU 1879038 A SU1879038 A SU 1879038A SU 1879038 A SU1879038 A SU 1879038A SU 455503 A1 SU455503 A1 SU 455503A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- circuit
- output
- control unit
- receiving register
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
1
Изобретение относитс к области техники св зи и может использоватьс в системах передачи информации.
Известно устройство цикловой синхронизации , содержащее приемный регистр и блок управлени .
Цель изобретени - упрощение устройства и сохрапение посто нства схемы при смене вида синхрогруппы.
Это достигаетс тем, что в предлагаемое устройство цикловой синхронизации введен формирователь синхрогрупп, охвачеиный обратной св зью, выход которого соединен с одним из входов логического элемента, второй вход которого св зан с выходом приемного регистра, также охваченного цепью обратной св зи через одну из схем «И, другой вход которой подключен к блоку управлени , при этом выход схемы «И подсоединен к входу схемы «ИЛИ, выходом подключенной к выходу приемного регистра, выход логического элемента подключен к одному из входов другой схемы «И, второй вход которой св зав с блоком управлени , а выход-с вхо-дом пороговой схемы, причем кажда чейка приемного регистра и формировател синхрогрупп соединена с блоком управлени .
На чертеже представлена схема предлагаемого устройства цикловой синхронизации.
Предлагаемое устройство содержит приемный регистр 1, формирователь синхрогрупп 2, логический элемент 3, две схемы «И 4 и 5, схему «ИЛИ 6, блок управлени 7 и
пороговую схему 8.
Формирователь синхрогрупп 2, например регистр, охвачен кольцом обратной св зи. Одновременно выход его подключен к входу логического элемента 3, второй вход которого присоединен к выходу приемного регистра I. Приемный регистр 1 также охвачен кольцом обратной св зи. При этом в цепь обратной св зи приемного регистра 1 включена схема «И 4, второй вход которой подключен
к блоку управлени 7, а выход - ко входу схемы «Или 6, вход которой соединен с входом приемного регистра. Второй вход схемы «ИЛИ 6 вл етс входом устройства .
Оба регистра - -приемный 1 и формирователь синхрогрупп 2 - синхронизируютс импульсами, снимаемыми с блока управлени 7.
Выход логического элемента 3 подключен
к одному из входов схемы «И 5, второй вход которой соединен с блоком управлени 7. Выход схемы «И 5 подключен к входу пороговой схемы 8. В качестве пороговой схемы может быть использован, например, двоичный
счетчик.
Дл случа , когда синхрогруппа длиной п двоичных символов полностью передаетс перед командой, устройство работает следующим образом.
Очередной приход щий импульс с входа схемы «ИЛИ 6 записываетс в приемный регистр. Иос.те этого начинаетс пропесс обработки информации. Блок управлени производит последовательно п сдвигов в приемном регистре и в формирователе син.хрогрупп .
Схема «И 4,работает как управл емый ключ, т. е. при записи приход щего символа ключ разомкнут, а при обработке информации ключ замкнут. Процесс обработки инфор .мации происходит со скоростью большей, чем скорость передачи. Это возможно в том случае , когда выполн етс условие
,(1)
где п - число символов в синхрогруппе; т - врем срабатывани дискретных элементов - период следовани импульсов сдвига обработки информации; Т - период следовани приход щих нмпульсав .
Символы с приемного регистра 1 и формировател синхрогрупп 2 поступают па вход логического элемента 3 - сумматора по модулю 2, который, ка1 известно, реализует функцию ij x Xi XiX2,, т. е. вы вл ет несовпадени между известными символами синхрогруппы с формировател синхрогруппы 2 и приход щими символами с приемного регистра 1.
Сигнал с выхода сумматора по модулю 2, проход через схему «И 5, работающую как ключ, управл емый устройством управлени (ключ замкнут на врем обработки информации и разомнут остальное врем ) нопадает па пороговую схему 8, где фиксируетс число несовпадений. В случае превышени порога t (t-число исправл емых ошибок в синхрогруппе ) с выхода порогового устройства 8 следует сигнал запрета. Иа этом процесс обработки информации заканчиваетс . Из-за наличи обратной св зи, после п сдвигов символы в обоих регистрах оказываютс записанными так же, как до обработки информации .
В этом случае, когда символы цикловой синхронизации смешаны с командиы.ми символами по известному заранее закону, приходитс увеличивать длину приемного регистра по Л П1 + П2, где П - число знаков в синхрогруппе; п - число знаков в команде ).
При этом устройство управлени производит сдвиг одновременно в обоих регистрах в том случае, когда в последней чейке приемного регистра находитс символ синхрогруппы . Если же в ней находитс командный символ , сдвиг производитс только в приемном регистре, а «ключ «И 5 на это врем размыкаетс .
Условие (1) при этом преобразуетс в Т.(2)
С увеличением п количество элементов растет пропорционально п (увеличиваетс длина приемного регистра, формировател синхрогрупп и пропорционально Iog2 (п-t длина двоичного счетчика - порогового устройства), тогда как в известном дешифраторе количество элементов с увеличением п растет приблизительно пропорционально q.
предмет изобретени
Устройство цикло:вой синхронизации, содержащее приемный регистр и блок управлени , отличающеес тем, что, с целью упрощени устройства и достижени посто нства схемы при смене вида синхрогруппы, в него введен формирователь синхрогрупп, охваченный обратной св зью, выход которого соединен с одним из входов логического элемента , второй вход которого св зан с выходом приемного регистра, также охваченного цепью обратной св зи через одну из схем «И,
другой вход которой подключен к блоку управлени , при этом выход схемы «И подсоединен к входу схемы «ИЛИ выходом подключенной к входу приемного регистра, выход логического элемента подключен к одному из входов другой схемы «И, второй вход которой св зан с блоком упра1влени , а выход - с входом пороговой схемы, причем кажда чейка приемного регистра и формировател синхрогрупп соединена с блоком
управлени .
XT IC-.Xi
PaipeLueHUf Запрет
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1879038A SU455503A1 (ru) | 1973-02-06 | 1973-02-06 | Устройство цикловой синхронизации |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1879038A SU455503A1 (ru) | 1973-02-06 | 1973-02-06 | Устройство цикловой синхронизации |
Publications (1)
Publication Number | Publication Date |
---|---|
SU455503A1 true SU455503A1 (ru) | 1974-12-30 |
Family
ID=20541298
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1879038A SU455503A1 (ru) | 1973-02-06 | 1973-02-06 | Устройство цикловой синхронизации |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU455503A1 (ru) |
-
1973
- 1973-02-06 SU SU1879038A patent/SU455503A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3523291A (en) | Data transmission system | |
GB1210445A (en) | Device for the transmission of synchronous pulse signals | |
US3479457A (en) | Method and apparatus for the demodulation of electric waves phase- or frequency-modulated by high-speed coded signals | |
US3731198A (en) | Synchronization device for anti-jamming communications system | |
SU455503A1 (ru) | Устройство цикловой синхронизации | |
SU558658A3 (ru) | Устройство дл передачи цифровой информации | |
US4008378A (en) | Multi-radix digital communications system with time-frequency and phase-shift multiplexing | |
US3588348A (en) | System for generating fsk tones for data transmission | |
FI59516B (fi) | Foerfarande foer aostadkommande av fassynkronisering | |
US3564139A (en) | Circuit arrangement for pushbutton-controlled electronic parallel delivery of telegraphic impulses | |
US2969430A (en) | Delay line phase-pulse generator | |
US3601539A (en) | Phase synchronism system for a one-way telegraph connection | |
SU365033A1 (ru) | Декодирующее устройство | |
SU370737A1 (ru) | Всесоюзная . | |
SU422116A1 (ru) | ||
SU604175A1 (ru) | Устройство дл передачи команд | |
SU444324A1 (ru) | Устройство поддержани синфазности передающей станции | |
JPS587945A (ja) | デジタル信号伝送系 | |
SU1083395A2 (ru) | Приемник дискретных сигналов | |
SU436450A1 (ru) | СПОСОБ АСИНХРОННОГО ВВОДА ДВОИЧНЫХ СИГНАЛОВ В СИНХРОННЫЙ КАНАЛ СВЯЗИВПТБ.•--fjnn fiic'rir?»:"'^'?!^ ^т;\ а''Ш;*^.; ^^м | |
SU1762307A1 (ru) | Устройство дл передачи информации | |
SU642854A1 (ru) | Устройство приема дискретной информации | |
SU427466A1 (ru) | Декодирующий накопитель | |
SU341172A1 (ru) | ||
SU1494245A1 (ru) | Устройство дл передачи дополнительной низкоскоростной цифровой информации по каналу св зи с дельта-модул цией |