SU1138954A1 - Устройство дл приема сигналов относительной фазовой телеграфии - Google Patents

Abstract

1. УСТРОЙСТВО ДЛЯ ПРИЕМА СИГНАЛОВ ОТНОСИТЕЛЬНОЙ ФАЗОВОЙ ТЕЛЕГРАФИИ , с.рдержащее последовательно соединенные когерентный детектор, регенератор и кодопреобразователь, другой вход которого соединен с выходом блока выделени  тактовой частоты, один вход которого соединен с другим выходом когерентного детектора , другой вход которого и другой вход блока выделени  тактовой частоты объединены и  вл ютс  входом устройства, а также блок сравнени  и блок управлени , причем, выход кодопреобразовател   вл етс  первым выходом устройства, о т л .и ч а ющ е е с   тем, что, с целью повышени  помехоустойчивости, в него введены блок выделени  синхросигнала, блок задержки и блок коррекции ошибочных символов, причем выход блока вьделени  тактовой частоты соединен с первым входом блока сравнени , другим входом регенератора, первым входом блока коррекции ошибочных символов и входом блока задержки, выход которого соединен с вторым входом блока коррекции ошибочных символов и первыми входами блока вьщелени  синхросигнала и блока управлени , вторые входы которых соединены соответственно с .выходами кодопреобразовател  и блока вьщелени  синхросигнала, четыре выхода блока управлени  соединены соответственно с третьим, четвертым и п тым входами блока коррекции оши .бочных символов и вторым входом блока сравнени , два выхода которого соединены соответственно с шестым и седьмым входами блока коррекции ошибочных символов, восьмой вход которого соединен с выходом кодопреобразовател , третий вход блока сравнени  соединен с выходом когерентного детектора, при этом блок коррекции ошибочных символов состоит из последовательно соединенных первого триггера пам ти, лервого сумматора по модулю два, первого мультиплексора , первого триггера коррекции , второго триггера коррекции, второго сумматора по модулю два, СС первого и второго элементов И и эо со сд элемента ИЛИ, выход которого соедицен с другим входом первого триггера )соррекции, и первым входом третьего триггера коррекции, выход которого соединен с одними входами третьего сумматора по модулю два и четвертого триггера коррекции, выход первого триггера пам ти соединен с другим входом третьего сумматора по модулю два, выход которого соединен с первым входом второго мультиплексора, второй вход которого соединен с выходом второго триггера коррекции, выход второго мультиплексора соединен с ВТОРЫМ

Description

входом третьего триггера коррекции, выход второго TpHrrepia пам ти соединен с другим входом первого элемента И, выход которого соединен с третьим входом второго мультиплексора и вторым входом первого мультиплексора , выход первого триггера коррекции соединен с другим входом первого сумматора по модулю два, причем второй вход второго элемента И  вл етс  первым входом блока .коррекции ошибочных символов, вторым входом которого  вл ютс  объединенные вторые входы второго и четвертого триггеров коррекции и элемента ИЛИ, третий вход первого элемента И  вл етс  третьим входом блока коррекции ошибочных символов , четвертым входом которого  вл етс  другой вход второго сумматора по модулю два, объединенные первые входы первого и второго триггеров пам ти  вл ютс  п тым входом блока коррекции ошибочных символов, шестым, седьмым и восьмым :входами которого  вл ютс  соответственно вторые входы второго и первого триггеров пам ти и третий вход первого мультиплексора, выход четвертого триггера коррекции  вл етс  вторым выходом устройства.

2. Устройство по.п. 1, отличающеес  тем, что блок сравнени  состоит из блоки дискретизации выход которого соединен с первым входом аналого-цифрового преобразовател , выход которого соединен с первыми входами блока пам ти и элемента сравнени , второй вход которого соединен с выходом блока пам ти, причем выходы элемента сравнени   вл ютс  выходами блока сравнени , третьим входом которого  вл етс  первый вход блока дискретизации, второй вход которого объединен с вторым входом аналого-цифрового преобразовател  и  вл етс  первым входом блока сравнени , входом которого  вл етс  второй вход блока пам ти, .

. 3. Устройство по п. 1,- о т л. и чающеес  тем, -что блок управлени  состоит из последов-ательно соединенных счетчика управлени  и формировател  импульсных -последовательностей , выходы которого  вл ютс  входами блока управлени , первым и вторым входами которого  вл ютс  первый и второй входы счетчика управлени  ,

Изобретение относитс  к электросв зи и может использоватьс  дл  приема двоичных данных методом относительной фазовой телеграфии.

Известно устройство дл  приема сигналов с относительной фазовой модул цией, содержащее последовательно соединенные формирователь опорного когерентного напр жени , фазовый манипул тор, фазовьй детектор, другой вход которого соединен с ВХОДОМ формировател  опорного когерентного напр жени , регенератор и кодопреобразователь, другие входы регенератора и кодопреобразовател  соединены с выходом блока вьиелени  тактовой частоты ij .

Однако такое устройство характеризуетс  недостаточной надежностью.

Наиболее близким к предлагаемому  вл етс  устройство дл  приема сигналов относительной фазовой телеграфии , содержащее последовательно соединенные когерентный детектор, регенератор и кодопреобразователь, другой вход которого соединен с выходом блока вьщелени  тактовой частоты , один вход которого соединен с другим выходом когерентного детектора , другой вход которого и другой вход блока вьщелени  тактовой частот объединены и  вл ютс  входом устройства , а также блок сравнени  и блок управлени , причем выход кодопреобразовател   вл етс  перв1Л4 вых.одом устройства z .

Однако известное устройство обладает недостаточной помехоустойчивостью .

Цель изобретени  - повьшение помехустойчивости . Указанна  цель достигаетс  тем, что в устройство дл  приема сигналов относительной фазовой телеграфии, содержащее последовательно соединен ные когерентный детектор, регенератор и кодопреобразователь, другой вход которого соединен с выходом блока выделени  тактовой частоты, один вход которого соединен с другим выходом когерентного детектора, дру гой вход которого и другой вход бло вьщелени  тактовой частоты объедине ны и  вл ютс  входом устройства, а также блокСравнени  и блок управле ни , причем выход кодопреобразовате  вл етс  первым выходом устройства, введены блок выделени  синхросигнала блок задержки и блок коррекции ошибочных символов, причем выход блока выделени  тактовой частоты соединен с первым входом блока сравнени , другим входом регенератора, первым входом блока коррекции ошибочных символов и входом блока задержки, выход которого соединен с вторым входом блока коррекции ошибочных символов и первыми входами блока выделени  синхросигнала и блока управлени , вторые входы которых соединены соответственно с выходами кодо преобразовател  и блока выделени  синхросигнала, четыре выхода блока управлени  соединены соответственно с третьим, четвертым и п тым входами блока коррекции ошибочных символов и вторым входом блока сравнени , два выхода которого соединены соответственно с шестым и седьмым входами блока коррекции ошибочных символ восьмой вход которого соединен с выходом кодопреобразовател , третий вход блока сравнени  соединен с выходом когерентного детектора, при этом блок коррекции ошибочных символов из последовательно соединенных первого триггера пам ти, первого сумматора по модулю два, первого мультиплексора, первого триггера коррекции, второго триггера коррекции второго сумматора по модулю два, пер вого и второго элементов И и элемента ИЛИ, выход которого соединен с др гим входом первого триггера коррекции и первым входом третьего триггера коррекции, выход которого соединен с одними зходами третьего сумматора по модулю два и четвертого триг гера коррекции, выход первого триггера пам ти соединен с другим входом третьего сумматора по модулю два, выход которого соединен с первым входом второго мультиплексора, второй вход которого соединен с выходом второго триггера коррекции, выход второго мультиплексора соединен с вторым входом третьего триггера коррекции, выход второго триггера пам ти соединен с другим входом первого элемента И, выход которого соединен с третьим входом второго мультиплексора и вторым входом первого мультиплексора, выход первого триггера коррекции соединен с другим входом первого сумматора по модулю два, причем второй вход второго элемента И  вл етс  первым входом блока коррекции ошибочных символов, вторым входом которого  вл ютс  объединенные вторые входы второго и четвертого триггеров коррекции и г лемента ИЛИ, третий вход первого элемента И  вл етс  третьим входом блока коррекции ошибочных символов, четвертым входом которого  вл етс  другой вход второго сумматора по мoдVлю два, объединенные первые входы первого и второго триггеров пам ти  вл ютс  п тым входом блока коррекции ошибочных символов, шестым, седьмым и восьмым входами которого  вл ютс  соответственно вторые входы второго и первого триггеров пам ти и третий вход первого мультиплексора, выход четвертого триггера коррекции  вл етс  вторым выходом устройства. Причем блок сравнени  состоит из блока дискретизации, выход которого соединен с первым входом аналогоцифрового преобразовател , выход которого соединен с первыми входами блока пам ти и элемента сравнени , второй вход которого соединен с выходом блока пам ти, причем выходы элемента сравнени   вл ютс , выходами блока сравнени , третьим входом которого  вл етс  первый вход блока дискретизации, второй вход которого объединен с вторым входом аналогоцифрового преобразовател  и  вл етс  первым входом блока сравнени ,вторым входом которого  вл етс  второй вход блока пам ти. Кроме того, блок управлени  состоит из последовательно соединенных счетчика управлени  и формировател  импульсных последовательностей, выходы которого  вл ютс  выходами $.1 блока управлени , первым и вторым входами которого  вл ютс  первый и второй входы счетчика управлени . На фиг. 1 изображена структурна  .электрическа  схема предлагаемого устройства; на фиг. 2 - временные диаграммы, по сн ющие работу устройства . Устройство дл  приема сигналов относительной фазовой телеграфии содержит когерентный детектор 1, блок 2 сравнени , регенератор 3, кодопреобразователь 4, блок 5 выделени  тактовой частоты, блок 6 управлени , блок 7 коррекции ошибочных символов, состо щий из второго 8 и первого 9 триггеров пам ти, второго сумматора 10 по модулю два, первого элемента И 11, второго элемента И 17, первого мультиплексора 13, второ го мультиплексора 14, первого тригге ра 15 коррекции, первого сумматора 16по модулю два, второго триггера 17коррекции, третьего триггера 18 коррекции, четвертого триггера 19 коррекции, третьего сумматора 20 по модулю два и элемента ИЛИ 21, блок 22выделени  синхросигнала, блок 23задержки. Блок 2 сравнени  состо ,ит из блока 24 дискретизации, анало цифрового преобразовател  25,элемент 26 сравнени  и блока 27 пам ти. Блок 6 управлени  состоит из счетчика 28 управлени  и формировател  29 импуль ных последовательностей. Устройство работает следующим образом. Модулированный методом относитель ной фазовой телеграфии(ОФТ)сигнал данныхfс разностью фаз между соседними посылками О или 1 BGji, содержащих одиночные синхросимволы заданной час тоты следовани , поступает на когерентный детектор 1 и блок 5 выделени  тактовой частоты. В когерентном детекторе 1 производитс  квазикогерентное детектирование входного сигнала, т.е. операци  перемножени  входного сигнала на сформированное опорное когерентное напр жение с последующей фильтрацией результата перемножени  фильтром нижних частот Опорное когерентное напр жение в ког рентном детекторе 1 может быть сформировано из входного сигнала любым известным методом. Таким образом, когерентный детектор 1 может состо ть из формировател когерентного напр жени  и фазового 4 детектора, представл ющего собой последовательно соединенные переМножитель и фильтр нижних частот. Когерентное опорное напр жение подаетс  на вход блока выделени  тактовой частоты. Продетектированный сигнал с первого выхода когерентного детектора 1, представл ющий собой видеосигнал с нулевым средним уровнем так как положительные и отрицательные посылки симметричны относительно нулевого уровн  при отсутствии напр жени  помех на входе когерентного детектора 1), поступает на вход регенератора 3 и на третий вход блока 2 сравнени . В регенераторе 3 производитс  регистраци  символов в отсчетные мо {снты времени, задаваемые, блоком 5 вьщелени  тактовой частоты, т.е. если в момент прихода тактового импульса выходное напр жение когерентного детектора 1 положительное, то регенератором 3 регистрируетс  единичный символ, если же в этот момент напр жение когерентного детектора 1 отрицательное , то регистрируетс  нулевой символ. Блок 5 вьщелени  тактовой частоты формирует узкие тактовые импульсы, соответствующие во времени наименее искаженной части продетектированных посылок (обычно середине посылок . Конструктивно блок 5 вьщелени  тактовой частоты может быть выполнен, например, из входного преобразовател  содержащего собственные керрел торы, работающие с временным сдвигом один относительно другого, и замкнутого устройства синхронизации. При этом результат сравнени  выходных сигналов коррел торов используетс  дл  подборки фазы автогенератора замкнутого устройства синхронизации. С выхода регенератора 3 двоичные символы подаютс  на кодопреобразователь 4, где производитс  их перекодирование с целью сн ти  относительности , вводимой в двоичную последовательность символов на передающей стороне. Дл  нагл дности(фиг. 2а) представлена исходна  последовательность двоичных данных, содержащих единичные синхросимволы заданной частоты следовани  (синхросимволы V показаны штриховыми лини ми}.Здесь кажда  кодова  комбинаци  состоит из п ти информационных символов и одного избыточного единичного синхросимвола , т.е. период повторени  синхросимволов в общем потоке двоичных данных составл ет двоичных элементов. На фиг. . изображена та же последовательность двоичных данных, но только после относительного перекодировани  символов, необходимого дл  передачи информации методом ОФТ. Этой последовательностью символов производитс  модул ци  по фазе (О18оР )несущего колебани  на передающей стороне. На фиг. 2 изображен видеосигнал на выходе когерентного детектора 1 (нулевое среднее значение обозначено пр мой линией), а на фиг. 2й представлены тактовые импульсы блока 5 выделени  тактовой частоты, в моменты следовани  которых производитс  регистраци  символов регенератором 3 (фиг. 2е. В кодопреобразователе 4 двоична  последовательность с выхода регенератора 3 сдвигаетс  на один тактовый интервал (фиг. 2 .) , после чего символы обеих последовательностей сравниваютс  между собой(например, .в сум маторе по модулю два с инверсным выходом), в результате с выхода кодо -преобразовател  4 снимаетс  восстановленный двбичный сигнал (фиг. 2 правильно прин тые синхросимволы обозна чены штриховыми лини ми, а искаженные символы - стрелками). С выхода кодопреобразовател  4 двоична  последовательность подаетс на второй вход мультиплексора 13 блока 7 коррекции ошибочных символо и на вход блока 22 вьщелени  синхро сигнала, который производит определение временного положени  синхросигнала в принимае 1ом двоичном пото ке и формирует синхронизирующие импульсы. t. Конструктивно блок 22 вьщелени  синхросигнала может состо ть, напри мер , из дешифратора синхросигнала, набора счетчиков, подсчитьтающих отклики дешифратора от каждой позиц цикла цикл - совокупность последовательных символов двоичного сигнал через которые повтор етс  синхросиг нал в течение заданного промежутка времени, и решающей схемы, определ  щей номер счетчика, в который.посту пило наибольшее число откликов деши ратора, и формирующей синхроимпульс во времени, соответствующий той поз ции цикла, от которой поступило большее число откликов дешифратора. Выходными синхроимпульсами блока 2 производитс  фазирование счетчика 28. Коэффициент V . счета счетчика 28равен числу символов в одном цикле принимаемой двоичной последователь- ности, в данном случае(фиг. 2о). Выход счетчика 28, представл ющий собой -группу разр дных выходов этого счетчика, подключен к входу формировател  29, который формирует периодические последовательности импулъсоЪ , управл ющие работой блока 2 . сравнени  и блока 7 коррекции ошибочных символов. Выходы формировател  29 вл ютс  выходами блока 6 управлени . Импульсные последовательности с соответствующих выходов блоков 6 управлени  представл ют собой периодические последовательности одиночных импульсов, частота следовани  которых равна частоте следовани  синхросимволов в принимаемом двоичном сигнале. Формирователь 29 импульсных последовательностей может быть выполнен, например, на основе дешифратора и формирующего элемента, обеспечиваюшего уменьшение длительности импульсов одной из последовательностейимпульсов , формируемых с помощью дешифратора. В блоке 2 сравнени  поступающий видеосигнал подаетс  на первый вход блока 24, в котором производитс  запоминание мгновенных значений видеосигнала в моменты регистрации символов регенератором 3(фиг. 2Z , среднее нулевое значение квантованных уровней также обозначено пр мой линией). Запоминание мгновенных значений уровней видеосигиала необходимо дл  надежного срабатывани  в отсчетные моменты времени аналогоцифрового преобразовател  25. Блок 24может быть выполнен, например, в виде электронного ключа и интегрирующей RC -цепи, запоминающей отсчетные значени  мгновенных уровней. Аналого-цифровой преобразователь 25в момент прихода каждого тактового импульса с блока 5 производит преобразование соответствующего абсолютного значени  уровн  блока 24 (фиг. 2-2) в цифровую форму в виде кодового числа в пр мом коде и запоминание этого числа до прихода следу ющего тактового импульса. Таким образом, кодовые числа на зыходе аналого-цифрового преобразова тел  25 представл ют собой абсолютные значени  уровней когерентного детектора цифровой форме в момен ты регистрации символов регенератором 3, Далее кодовые числа с выхода анало го-цифрового преобразовател  25 последовательно /с частотой следовани  тактовых импульсов) подаютс  в параллельном пр мом коде на первые входы элемента 26 сравнени  и блока 27, выход которого (группа разр дных выходов} подключен к второму входу элемента 26 сравнени . Передним фронтом каждого импульса последовательности с выхода блока 6 управлени  (фиг. 2ц) производитс  периодическа  перезапись в блок 27 того кодового числа аналого-цифрового преобразовател  25, которое соответствует абсолютному значению уровн К9герентного детектора 1 в момент регистрации регенератором 3 каждого первого символа первым символом условно считаетс  тот из символов в каждой кодовой комбинации неперекодированных символов на выходе регеренатора 3, который во времени предшествует соответствующему синхро символу на выходе кодопреобразовате,л  4. На фиг 2е,г : цифрой 1 обозначены соответственно каждый первый регистрируемый символ и соответствую щий егму уровень когерентного детектора I, зафиксированный блоком 24, абсолютное значение которого в цифро вом коде записываетс  в блок 27, а цифрой . 2 обозначены соответственно каждый второй регистрируемый символ и соответствующий ему уровень когерентного детектора 1, зафиксированный блоком 24. Каждое записьшаемое в блоке 27 кодовое число сохран етс  в нем до прихода следующего импульса посл.едовательности с выхода блока 6 управлени Сфиг, 2h , Блок 22 и блок 6 управлени  такт тируютс  импульсной последовательностью с выхода блока 23(фиг. 2tt) , который обеспечивает задержку импуль сов с выхода блока 5 вьщелени  такто вой частоты(фиг. 2) на врем , превышающее интервал времени, необходимый дл  преобразовани  аналого-цифровым преобразователем 25 аналогового уровн  в цифровой код. При этом передние фронты управл ющих импульсов (фиг. 2 н) , поступающих на блок 27, запаздывают во времени относительно моментов по влени  преобразованных кодовых чисел на выходе аналогоцифрового преобразовател  25, чем обеспечиваетс  надежна  перезапись кодовых чисел в блок 27. Каждое первое записанное в блоке 27 кодовое число, соответствующее первому регистрируемому символу, сразу же подаетс  с его выхода на второй вход элемента 26 сравнени . С приходом последующего тактового импульса с выхода блока 5 выделени  тактовой частоты (фиг. 2) на выходе аналого-цифрового преобразовател  25 по витс  второе кодовое число, соответствующее второму регистрируемому регенератором 3 символу, во времени совпадающему с соответствующим синхросимволом на выходе кодопреобразователр 4. В элементе 26 сравнени  в этом случае сравниваютс  между собой первое кодовое число, записанное в блоке 27, и последующее второе кодовое число с выхода аналого-цифрового преобразовател  25; В момент прихода импульса последовательности с второго выхода блока 6 управлени  фиг. 2о) результат сравнени  двух чисел в виде логических уровней с выходов блока 2 сравнени  записываетс  в соответствующие триггеры 8 и 9 пам ти блока 7. В блоке 7 коррекции ощибочных символов сигнал двоичных данных с выхода кодопреобразовател  4 подаетс  через мультиплексор 13 на триггер 15 коррекции. Триггеры 15,17,18 и 19 коррекции соединены между собой последовательно(выход второго триггера 17 соединен с первым входом последующего триггера 18 через второй мультиплексор 14)и образуют четырехразр дный регистр сдвига. При эт.м неискаженные синхросимволы в двоичной последовательности, поступающей на вход сумматора 10 по модулю два с выхода триггера 17 коррекции, во времени и по значени м-совпадают с имитируемыми синхросимволами, оступающими на второй вход этого сумматора с третьего выхода блока 6 управлени . Совпадение во времени принимаемых и имитируемых синхросимволов обеспечиваетс  соответствующим 11 1 фазированием блока 6 управлени  блоков 22 выделени  синхросигнала. Таким образом, в сумматоре 10 ко модулю два производитс  сравнение имитируемых синхросимволов с принимаемыми синхросимволами. При этом, если какой-либо синхросимвол в прин маемой двоичной последовательности не совпадает с соответствующим имитируемым синхросимволом, т.е. имеет место сбой (ошибка принимаемого синхросимвола, то производитс  коррекци  (инвертирование либо символа, предшествующего искаженному синхросимволу (инвертируетс  двоичный символ , записанный в триггер 18 коррек ции, либо символа следующего за искаженным синхросимволом(инвертиру етс  двоичный символ, записанный в триггер 15 коррекции). Коррекци  того или иного символа производитс  в зависимости от результата сравнени  в блоке 2 сравнени  абсолютных значений уровней когерентного детек тора 1. Рассмотрим более подробно процес корректировани  ошибочных символов в принимаемой поЛедовательности двоичных данных. Если бы отсутствовали искажени  принимаемого сигнала, то видеосигна на выходе когерентного детектора 1 по форме соответствовал бы модулиру ющей двоичной последовательности на передающей стороне(фиг. 2S) , соответственно полностью совпадала бы с модулирующей последовательностью и последовательность регистрируемых (регенерируемьи символов на выходе регенератора 3 фйиду задержки в кан ле св зи видеосигнал, на фиг. 2t изображен несколько смещенным во времени относительно модулирующего сигнала показанного на фиг. 2S) . Однако вследствие действи  помех в канале в один из моментов регистрации очередного символа t) видеосигнал вместо положительного принимает отрицательное значение (фиг. 2|)) , т.е. в этот момент времени напр жение помехи на входе устройства действует противофазно по отношению к напр жению сигнала, а фаза резул1)Тирующего колебани  принимает такое значение по отношен к опорному колебанию когерентного детектора 1, при котором пол рность выходного напр жени  когерентного детектора 1 противоположна по отно42 шению к тому, если бы на вход устройства поступал только один сигнал без помех. Таким образом в момент времени t-i имеет место ошибочна  регистраци  первого символа одной из шестиэлементных комбинаций неперекодированных символов (фиг. 2f)jZ, е) , т.е. вместо символа 1 прин т символ О, который обозначен цифрой 1. В момент времени ty имеет место ошибочна  регистраци  второго символа другой шестизлейентной комбинации неперекодированных символов, т.е. вместо симг.ола О прин т символ 1(фиг. 2,,Z,e) , который обозначен цифрой 2. После относительного перекодировани  символов кодопреобразователем 4(фиг. 20- одиночные ошибки, имеющие место на выходе регенератора 3 (фиг. 2е) удваиваютс (ошибочные символы показаны стрелками. Таким образом , если обнаружен сбой (ошибка) синхросимвола после относительного перекодировани  символов, то это результат того, что ошибочно зарегистрирован регенератором 3 либо первый символ в соответствующей комбинации неперекодированных символов, либо второй символ этой комбинации. В первом случае оказываетс  искаженным в перекодированной двоичной последовательности кроме синхросимвола еще и предшествующий ему информационный симво:1(0иг. 2ё, , этому случаю соответствует момент времени ;,. Во втором случае искаженным становитс  кроме синхросимвола еще и следующий за ним информационный символ (фиг. . , момент времени tj . . При обнаружении сбо  относительного перекодировани  требуетс  корректировать либо символ, предшествующий искаженному синхрос.имволу, либо символ , следующий за искаженньм синхросимволом . А дл  этого надо знать, какой из двух - имволов (первый или второй)в соответствующей кодовой комбинации неперекодированных символов ошибочно зарегистрирован регенератором 3,т.е. необходимо найти, какой из этих двух символов наименее надежный. Таким образом, чтобы определить какой из двух следующих один за другим символов(первый или второй) ошибочно зарегистрирован регенератором ..3(если обнаружено, что соответствующий синхроснмвол на выходе кодо преобразовател  4 искажен- , необхрди мо сравнить абсолютные значени  (СЛ когерентного детектора 1 в моменты регистрации этих символов. При этом искаженным следует -считать тот символ , которому соответствует меньшее значение(СД Так, например, после момента времени ti в блоке 27 блока 2 сравнени  записываетс  абсолютное значение когерентного детектора 1 ( цифровом коде соответствующее первому регистрируемому символу в данной комбинации неперекодированнык символов. С приходом на первый вход элемента 26 сравнени  последующего второго значени (с )в цифровом коде, соответствующего второму регис рируемому символу, на первом и втором выходах элемента 26 сравнени  по в тс  единичные логические уровни. Это означает, что значение С,)меньше значени  (Cj). На фиг. 22. показано, что значение ответствующее амплитуде отрицательно го квантованного уровн  когерентного детектора 1, зафиксированного в момент времени i и обозначенного циф рой 1, меньше последующего значени  (, соответствующего амплитуде поло жительного квантованного уровн , обозначенного цифрой 2. С приходом в момент времени г импульса последовательности с второго выхода блока 6 управлени  (фиг. 2о) единичные логические уровни с выхол хов блока 2 сравнени  записываютс  в триггеры 8 и 9 пам ти блока 7. При этом на второй вход элемента И П, подключенного к пр мому выходу триггера 8 пам ти, поступает единичный логический уровень, а на входы сумма торов 16 и 20, подключенных соответственно к инверсному и пр мому выходам триггера 9. пам ти, поступают соответственно нулевой и единичный логические уровни (на фиг. 2гппред . ставлено выходное напр жение триггера 9 пам ти, поступающее на сумматор 20 по модулю два5 т.е. с пр мого выхода триггера 9 пам ти. В следующий тактовый интервал после момента времени , j производитс  очередной сдвиг двоичной информации в регистре сдвига , состо щем из триггеров 15,17, 18 и 19 коррекции. В сумматоре 10 производитс  сравнение принимаемото (с выхода триггера 17 коррекции имитируемого блоком 6 синхросимволов (фиг. 2л,п. При этом регистрируетс  ошибка, т.е. на выходе сумматора 10 по модулю два по вл етс  логическа  1 (несовпадение, а на выходе элемента И 11 по вл етс  одиночный импульс, длительность которого равна длительности импульса, поступающего на вход элемента И 11 с четвертого выхода блока 6 управлени . Этот импульсный сигнал ошибки подаетс  на управл ющие входы мультиплексоров 13 и 14, которые в этом случае подключают к сигнальным входам триггеров 15 и 18 коррекции выходы соответствующих сумматоров 16 и 20. В результате на вход триггера 15 коррекции поступает его выходной логический уровень (так как на второй вход второго сумматора 16 по модулю два подаетс  логиче-ский 0 с инверсного выхода триггера 9 пам ти и сумматор не инвертирует логический уровень, поступающий на первый его вход|, а на вход триггера 18 оррекции поступает его противоположный логический уровень (так как на второй вход сумматора 20 подаетс  логическа  Г и сумматор инвертирует логичес- кий уровень, поступающий на первьй его вход) . Одновременно сигнал ошибки поступает на вход элемента И 12, разреша  тем самым прохождение на его выход одного импульса коррекции Б момент времени г (фиг. 2р), выдел емого из последовательности тактовых импудьсов с выхода блока 5 выделени  тактовой частоты. Этот импульс, проход  через элемент ИЛИ 21, поступает на тактовые входы триггеров 15 и 18 коррекции(фиг. 2cj момент времени , обеспечива  перезапись логических уровней (симвблов этих триггеров. При этом состо ние триггера 15 коррекции не измен етс  (фиг. 2); , а в триггер 18 коррекции записываетс  его противоположный выходной логический уровень (фиг. 2 стрелка, соответствующа  моменту времени -1-. означает, что искаженный символ до этого момента времени еще хранитс  в триггере 18 коррекции, после чего происходит его инвертирование ) . К следующему моменту времени т (фиг. 2h)на входы мультиплексоров 13 и 14 поступает нулевой логический уровень, поскольку длительность импульса , поступающего с четвертого выхода блока 6 управлени  на вход

15I

элемента И 11, меньше длительности имитируемого синхросимвола(фиг.2 о), К этому моменту времени мультиплексоры 13 и 14 подключают к первым входам триггеров 15 и 8 коррекции соответственно выход кодопреобразовател  4 и выход триггера 17 коррекции , т.е. триггеры 15,17,18 и 19 коррекции снова образуют четырехразр дный регистр сдвига. После этого с приходом тактового импульса с выхода блока 23 на вторые (тактовые входы этих триггеров коррекции в момент времени i (н.1 вторые входы триггеров 15 и 18 коррекции этот импульс поступает через элемент ИЛИ 2l производитс  очередной сдвиг двоичной информации. При этом в триггер 19 коррекции записываетс  откорректированный информационный символ фиг. 2lj|, который во времени предшествовал искаженному синхросимволу фиг. 2 уJ искаженный синхросимвол показан стрелкой/.

Аналогичным образом производитс  корректирование другого ошибочно црин того информационного символам в двоичной последовательности перек:одированных символов, который  вл етс  искаженным вследствие того, что в момент времени ic регенератором 3 ошибочно зарегистрирован второй символ в соответствующей комбинации неперекодированных символов.

В этом случае в блок 27 блока 2 сравнени  в тактовом интервале,предшествующем моменту времени { , записываетс  число, которое больше последующего второго числа, поступающего на элемент 26 сравнени  непосредственно после момента времени -tj-.T.e. абсолютное значение видеосигнала в момент регистрации первого символа данной комбинации неперекодированных символов больше абсолютного значени  видеосигнала в момент регистрации последующего второго символа на фиг. 2 2 отрицательный квантованный уровень, предшествующий моменту времени tj и обозначенный цифрой 1, по абсолютной величине больше последующего положительного квантованного уровн , обозначенного цифрой 2. При сравнении этих чисел в блоке 2 сравнени  в момент времени . 2о) в триггеры 8 и 9 пам ти записываютс  соответственно единичный и нулевой логические уровни.При этом на вход сумматора 16 по модулю

3895416

два подаетс  логическа  1, а на вход сумматора 20 по модулю два логический . 2гп). С приходом импульса коррекции в момент времени

5 t7 (фиг. 2р на тактовые входы триггеров 15 и 18 коррекции производитс  коррекци  (инвертирование) ошибочно прин того информационного символа, следующего за ошибочно прин тым

10 синхросимволом(фиг. 2)(.стрелка, соответствующа  моменту времени 1,. как и в предыдущем случае означает, что искаженный информационный символ до этого момента времени еще хранитс 

J5 в триггере 15 коррекции, после чего происходит его инвертирование.

В последующий момент времени i« производитс  очередной сдвиг двоичной информации в регистре сдвига, состо щем из триггеров 15,17, 18 и 19 коррекции . В триггер 15 коррекции записываетс  очередной символ с выхода кодопреобразовател  4(фиг. 2k) , а в триггер 17- коррекции записываетс  откорректированный информационный символ, который во времени следует за искаженным синхросимволом фйг. 2А j оставшийс  искаженным синхросимвол показан стрелкой). В последующие тактовые интервалы двоична  информаци  последовательно сдвигаетс  во времени, с выхода триггера 19 коррекции (ых. 2)снимаетс  откорректированна  последовательность двоичных данных фиг. 2Lj) . Из сравнени  дв.оичных последовательностей на первом и втором выходах устройства(фиг. 2jijj) видно, что в откорректированной двоичной последовательности (фиг.2у) остались искаженными только одиночные синхросимволы, а все информационные символы соответствуют передан-/ ным/фиг. 2о|), т.е. произведено корректирование двух ошибочно прин тых информационных символов. Если обнаружен сбой (ошибка синхросимвола, а соответствующие два сравниваемых в блоке 2 сравнени  числа равны,то в триггер 8 пам ти блока 7 коррекции ошибочных символов записываетс  логический О, который, поступа  на вход элемента И 11, запрещает прохождение на его выход импульсного сигнала ошибки, тем самым исключаетс  неправильное корректирование символов в случае, если невозможно достоверно определить наименее надежный символ.

Если же принимаемый сигнал двоичных данных не содержит избыточных одиночных синхросимволов заданной частоты следовани , то двоична  информаци  снимаетс  как и в любом другом известном устройстве дл  приема сигналов ОФТ с выхода кодопреобразовател  4 (Вых l).

Таким образом, в предлагаемом устройстве повышена помехоустойчивость .

г

-г-г

ZL

вх

JiL

24

JET

26

27

28

29

9

22f

i:

8ш2

19

Фиг.1

-MJL rnJl ri rLrL.

ti

I I I I I jl I III M I I I I 1 I I I Ml I I I I I I

рм. т III p nw f-ч r-чn rЮЦ

м гi|j-и-1ЖЛ1 л ||г т и

j-Ly-TrLRj-LTul T- L

ПП ji ПП jl П

n

Пnl| Пni| FL

I П г I m/ I П r I I П II I

illII II

I II I I I I I III I I I I I I I I J I III I I I I I 1 I

II IIII

I11

IIll

Фи .2

Claims (3)

1. УСТРОЙСТВО ДЛЯ ПРИЕМА СИГНАЛОВ ОТНОСИТЕЛЬНОЙ ФАЗОВОЙ ТЕЛЕГРАФИИ, содержащее последовательно ' соединенные когерентный детектор, регенератор и кодопреобразователь, другой вход которого соединен с выходом блока выделения тактовой частоты, один вход которого соединен с другим выходом когерентного детектора, другой вход которого и другой вход блока выделения тактовой частоты объединены' и являются входом устройства, а также блок сравнения и блок управления, причем, выход кодопреобразователя является первым выходом устройства, о т л .и чающее с я тем, что, с целью повышения помехоустойчивости, в него введены блок выделения синхросигнала, блок задержки и блок коррекции ошибочных символов, причем выход блока выделения тактовой частоты соединен с первым входом блока сравнения, другим входом регенератора, первым входом блока коррекции ошибочных символов и входом блока задержки, выход которого соединен с вторым входом блока коррекции ошибочных символов и первыми входами блока выделения синхросигнала и блока управления, вторые входы которых соединены соответственно с выходами кодопреобразователя и блока выделения синхросигнала, четыре выхода блока управления соединены соответственно с третьим, четвертым и пятым входами блока коррекции ошибочных символов и вторым входом блока сравнения, два выхода которого соединены соответственно с шестым и седьмым входами блока коррекции ошибочных символов, восьмой вход _Λ которого соединен с выходом кодо- 5S преобразователя, третий вход блока сравнения соединен с выходом когерентного детектора, при этом блок коррекции ошибочных символов состоит из последовательно соединенных перво- 9 го триггера памяти, первого сумматора по модулю два, первого мультиплексора, первого триггера коррекции, второго триггера коррекции, второго сумматора по модулю два, первого и второго элементов И и элемента ИЛИ, выход которого соединен с другим входом первого триггера' коррекции, и первым входом третьего триггера коррекции, выход которого соединен с одними входами третьего сумматора по модулю два и четвертого триггера коррекции, выход первого триггера памяти соединен с другим ’ входом третьего сумматора по модулю два, выход которого соединен с первым входом второго мультиплексора, второй вход которого соединен с выходом второго триггера коррекции, выход второго мультиплексора соединен с втоиым .1138954

I входом третьего триггера коррекции, выход второго триггера памяти соединен с другим входом первого элемента И, выход которого соединен с третьим входом второго мультиплексора и вторым входом первого мультиплексора, выход первого триггера коррекции соединен с другим входом первого сумматора по модулю два, причем второй вход второго элемента И является первым входом блока коррекции ошибочных символов, вторым входом которого являются объединенные вторые входы второго и четвертого триггеров коррекции и элемента ИЛИ, третий вход первого элемента И является третьим входом блока коррекции ошибочных символов, четвертым входом которого является другой вход второго сумматора по модулю два, объединенные первые входы первого и второго триггеров памяти являются пятым входом блока коррекции ошибочных символов, шестым, седьмым и восьмым входами которого являются соответственно вторые входы второго и первого триггеров памяти и третий вход первого мультиплексора, выход четвертого триггера коррекции является вторым выходом устройства.

2. Устройство πο,π. I, отли- чающееся тем, что блок сравнения состоит из блока дискретизации, выход которого соединен с первым входом аналого-цифрового преобразователя, выход которого соединен с первыми входами блока памяти и элемента сравнения, второй вход которого соединен с выходом блока памяти, причем выходы элемента сравнения являются выходами блока сравнения, третьим входом которого является первый вход блока дискретизации, второй вход которого объединен с вторым входом аналого-цифрового преоб- , разователя и является первым входом блока сравнения, вторым входом ^которого является второй вход блока памяти, ' .

3. Устройство по п. ^.отличающееся тем, что блок управления состоит из последовательно соединенных счетчика управления и формирователя импульсных последовательностей, выходы которого являются входами блока управления, первым и вторым входами которого являются первый и второй входы счетчика управления .