Изобретение относитс к электро св зи и может использоватьс дл цикловой синхронизации в аппаратуре повышени достоверности передачи данных в системах сбора и обработки дискретной информации, сигн .элов цифрового радио и телевизион ноге вещани при кoдиpoвaEiии их сверточнь№Ш колами с порогонькл блоком декодировани . Известно устройство дл циклово синхронизации при двоичном сверточ ком кодировании, содержащее последовательно соединенные запрещающий блок, KObJMyTaTop, ключи, блок обна ружени ошибок, блок исправлени ошибок, а также последовательно соединенные блок формировани такт вых импульсов, счетчик объема, выборки , формирователь импульсов уст новки нул , элемент ИЛИ, пороговый счетчик, триггер и формирователь запрещающих импульсов, выход которого подсоединен к второмувходу запрещающего блока, выход блока формировани тактовых импульсов подсоединен к входу запрещающего блока, а второй вход порогового счетчика подключен к выходу блока обнаружени ошибок. Недостатками данного устройства вл ютс сравнительно большое времй вхождени в синхронизм и невысока кздежность работы устройст ва, 1ак как при переключении ключей первоначальными. т,е, прин тыми проверочным символами будут зг1полнены блок обнаружени ошибок и блок исправлени ошибок, и в течение Гп TciKTOB (где Yn - максимальна степень поролсдающего полинома) будут ошибочно формироватьс символы сикдромной последовательности , которые фиксируютс пороговым счетчиком и тем caMHivi увеличиваетcfi веро тность лохсного срабатывани устройства цикловой синхро-н зaции , следовательно, увеличив ,иетс врем вхождени в синхронизм . Наиболее близким техническим решением к изобретению вл етс У(::тройство дл цикловой синхрониЗс ции при двоичном сверточном кодировании, содержащее последоватешьно соединенные коммутатор, фор м - рователь проверочной последов;; тельности , формирователь синдромной последовательности, первый 6j-toK совпадени , пороговый счетчик и формирователь запрещающих сигналов , к второму входу которого ПОД кх;ючен формирователь тактовых им-п льсов через счетчик объема выбор ки, выход которого подсоединен к второму входу порогового счетчиKi:i , последовательно соединенные счетный триггер, второй блок совпадени и формирователь временного интервала перезаписи, при этом второй вход второго блока совпадени объединен с входом счетчика объема выборки и подключен к информационному входу коммутатора, второй вход которого вл етс входом устройства, второй выход KOMiviyTaTopa подсоединен к второму входу формировател синдромной последовательности, а к второму входу первого блока совпадени подключен инверсный выход счетного триггера, к счетному входу которого подключен выход форгчировател временного интервала перезаписи , а к установочному входу подключен выход счетчика объема выборки , причем выход формировател запрещающих сигналов подсоединен к третьему входу кoм2 vтaтopa. Недостатками известного устройства дл цикловой синхронизации при двоичном сверточном кодировании ЯВЛЯЮТСЯ недостаточна надежность (точность) достоверности выделени сигнала срыва синхронизма из-за исключени синдрома из ffi символов при анализе синдромной последовательности, когда не происходит перезапись информации в формирователе проверочной последовательности , а также низка помехоустойчивость работы устройства цикловой синхронизации при двоичном сверточном кодировании при возникновении в канале св зи пакетов ошибок. Цель изобретени - повышение помехоустойчивости при наличии пакетов ошибок. Поставленна цель достигаетс тем, что в устройство дл цикловой синхронизации при двоичном сверточном кодировании, содержащее последовательно соединенные кo Фlyтaтop, формирователь проверочной последовательности , формирователь синдромной последовательности, первый блок совпадени , пороговый счетчик и формирователь запрещающих сигналов , к второ.гу входу которого подключен формирователь тактовых импульсов через счетчик объема выборки , выход которого подсоединен к второму входу порогового счетчика, последовательно соединенные счетньтй триггер, второй блок совпадени и формирователь временного интервала перезаписи, при этом второй вход второго блока совпадени объединен с входом счетчика объема выборки и подключен к информационному входу коммутатора, второй вход которого вл етс входом устройства , второй выход коммутатора подсоединен к второму входу формировател синдромной последовательнос ти, а к второму входу первого блок совпадени подключен инверсный выход счетного триггера, введены тре тий блок совпадени и последовател но соединенные регистр сдвига, маж ритарный элемент, инвертор, четвер тый блок совпадени , дополнительны счетный триггер и п тый блок совпа дени , выход которого подсоединен к дополнительному входу.коммутатора , а второй вход объединен с первы входом регистра сдвига и подключен к выходу формировател запрещающег сигнала, второй вход регистра сдви объединен с вторым входом четверто го блока совпадени , первым входом третьего блока совпадени , и подключен к выходу счетчика объема выборки, при этом второй вход третьего блока совпадени объединен со счетным входом дополнительного счетного триггера и подключен к выходу мажоритарного элемента, а инверсный выход дополнительного счетного триггера подключен к своему инфopмaциoннo входу, причем выход формировател временного интервала перезаписи подсоединен к установочному входу счетного триггера, счетный вход которого подключен к выходу третьего блока совпадени а инверсный выход подсоединен к своему информационному входу. На чертеже представлена блок-схе ма устройства дл цикловой синхронизации при двоичном сверточном кодировании. Устройство дл цикловой синхронизации при двоичном сверточном кодировании содержит коммутатор 1, формирователь 2 проверочной последовательности , формирователь 3 синд ромной последовательности, первый блок 4 совпадени , пороговый счетчик 5«, формирователь 6 запрещающих сигналов, формирователь 7 тактовых импульсов, счетчик 8 объема выборки счетный триггер 9, второй блок 10 совпадени , формирователь 11 времен ного интервала перезаписи третий, четвертый и п тый блоки совпадени 12-14, инвертор 15, дополнитель ный счетный триггер 16, регистр 17 .сдвига, и мажоритарный элемент 18, Устройство дл цикловой синхронизации при двоичном сверточном кодировании работает следующим образом. Прин та кодова последовательность в коммутаторе 1 раздел етс на информационную (или информацион ные) и на проверочную (или проверо ные последовательности. Символы информационной последовательности -поступают на вход формировател 2 проверочной последовательности, где из прин тых информационных символов формируетс проверочна последовательность , котора поступает на один из входов формировател 3 синдромной последовательности, на второй вход которого с коммутатора 1 поступает прин та проверочна последовательность; производитс формирование синдромной последовательности . При наличии цикловой синхронизации ветвей коммутатора 1 и отсутствии ошибок в информационной последовательности формируетс нулева синдромна последовательность; при наличии ошибок в информационной последовательности формируетс ненулева синдромна последовательность . Число ненулевых символов определ етс видами порождающих полиномов и характером ошибок в канале св зи. При отсутствии цикловой синхронизации ветвей коммутатора 1 формирователь 2 проверочной последовательности образует проверочную последовательность , отличную от переданной , и в формирователе 3 синдромной последовательности формируетс ненулева синдромна последовательность; в этом случае число ненулевых символов в синдромной последовательности больше. Сформированна синдромна последовательность через первый блок 4 совпадени поступает на вход порогового счетчика 5. Если же по окончании времени анализа число ненулевых символов синдромной последовательности превысит выбранный порог, то на выходе порогового счетчика 5 по витс импульс, свидетельствующий об отсутствии цикловой синхронизации или ложном срабатывании цикловой синхронизации. Иг-шульсы с выхода порогового счетчика 5 поступают на вход формировател б запрещающих сигналов, который вырабатывает импульсы сдвига, запрещающие прохождение импульсов тактовой частоты в коммутаторе 1, что соответствует перераспределению (сдвигу) ветвей инфор- . мации в коммутаторе 1. Формирователь временного интервала анализа, определ ющий число ненулв. вых символов в синдромной последовательности , выпстчен в виде счетчика 8 объема выборки. Импульсы сдвига с выхода формировател 6 запрещающих сигналов поступают одновременно .на вход блока 14 совпадени и на вход регистра 17 сдвига, тактирование которого производитс импульсами с выхода счетчика 8 объема выборки. По заполнении импульсами регистра 17 сдвига мажоритарный элемент 18 производит анализ содержимого регистра 17 сдвига. Если число ненулевых символов, записанных в pe-i. гистре 17 сдвига превысит порог,- то на выходе мажоритарного элемента 18 по вл етс логическа единица Логическа единица высокий уро вень) с выхода мажоритарного элеме та 18 поступает одновременно на счетный вход второго счетного триггера 16, на вход инвертора 15 и на первый вход блока 12 совпадени , При этом второй счетЕГый триггер 16 устанавливаетс в состо ние Единица (логическа единица или высокий уровень на пр мом выходе) , обе печива тем самым прохо удение импул са сдвига через блок 14 совпадени на коммутатор 1 и перераспредале ние fсдвиг) ветвей инаюрмации в ком мутаторе 1. Выходной сигнал с инвертора 15 (логический ноль или низкий уровень), поступешщий на вх блока 13 совпадени Jблокирует (запрещает ) прохождение импульсов сбр са со счетчика 8 объема выборки из. установочный вход второго счетного триггера 16, Одновременно выходной сигнал ма жоритарного элемента 18 (логическа единица или высокий уровень) откры вает блок 12 совпадени и обеспечи вает прохождение импульсов сброса от счетчика 8 объема выборки на счетный вход первого счетного триг гера 9, устанавлива eio в сосго ца или высокий уровень i-iai пр мом выходе триггера). Сигналом с инверсного выхода первого счетного триггера 9 запираетс 4 совпадени прекраща тем caMbiivi поступление синдромной послетдовательности на вход порогового счетчика 5, а сигналом с пр мого выходгь первого счетного триггера 9 отпарываетс блок 10 совпадени и импульсы тактовой частоты от формировател 7 тактовых импульсов поступают ка вход формировател 11 временного интервала перезаписи и регистр фор мировател 2 проверочной последовательности . Производитс перезапись информации формировател 2 проверочной последовательности от ранее .прин той информации перед началом следующего этапа поиска цикловой синхронизации. По заполнении формировател 11 временнного интерва-ла перезаписи сигналом с его выхода первый счетный триггер 9 устанавливаетс в нулевое состо ние (логический ноль или низкий уровень на пр мом выходе , ьтульсом с пр мого выхода запираетс блок 10 совпадени , а сигналом с инверсного выхода открываетс блок 4 совдадени , обеспечива поступление импульсов синдромнсй последовательности на вход порогового счетчи-к а 5 о Рассмотренной алгоритм поиска повтор етс при отсутствии цикловой синхронизации до установлени циклового синхронизма. Таким образом, в предлагаемом устройстве цикловой синхронизации исключение синдрома из ;,- СИМЕЮЛОВ ( где Wi - длина регистра сдвига формировател 2 проверочной последовательности ) из анализа синдромной последовательности происходит только лишь при наличии импульса ( логической единицы) с выхода мажоритарного элемента 1В, свидетельствукнцего об отсутствии или срыве цикловой синхронизации. Следова- тельНо. исключение из анализа синдромной последовательности - символов только лишь на врем перезаписи информации в формирователе 2 проверочной последовательности повыи-iaeT точность и достоверность выделени сигнала отсутстви или срыва синхронизме. При установлении цикловогсз синхронизма с выхода мажоритарного элемента 1В логический ноль (низкий уровень) поступает одновременно на счетный вход счетного триггера 16, на вход инвертора 15 и на первый вход, блока. 12 совп;хцени . Инвертированный сигнал (логическа единица или высокий уровень , поступающий на вход сброса блока 13 совпаа ени . разрешает прохождение иг-лтульсоБ сброса от счетчика В объема выборки на установочный вход счетного триггера 16, счетньл триггер IS устанавливаетс в нулевое состо ние. Выходным сигналом (логический ноль или низкий уровень) с пр мого выхода счетного триггера 16 производитс блокировка прохождеьиЕ И.-,пульсов сдвига с выхода формировател 6 запрещающих сигналов через блок 14 совпадени на управл югдий вход коммутатора 1 . Таким образом, производитс блокировка импульсов сдвига, возникающих в результате ложных сраба.тываний устройства цикловой синхронизации и обеспечиваетс тем самым повышение помехоустойчивости работы устройства цикловой синхронизации или удержание правильной фазы цикловой синхронизации ветвей коммутатора 1 при наличии ошибок. Одновременно выходным сигналом мажоритарного элемента 18 обеспечиваетс блокировка прохождени импульсов сброса от счетчика 8 объема выборки через блок 14 совпадени на счетный вход первого счетного триггера 9„ В результате этого первый
счетный триггер 9 остаетс в нулевом состо нии (на пр мом выходе - логический ноль}. С инверсного выхода данного триггера 9 на вход блока 4 совпадени поступает логическа единица и обеспечивает прохождение на вход порогового счетчика 5 символов синдромной последовательности на всем интервале анализа.
Таким образом, исключение из анализа ft символов синдромной последовательности только лишь на врем , перезаписи информации в формирователе проверочной последовательности повышает веро тность вьшелени сигнала отсутстви или срыва синхронизма.
Технико-экономическа эффективность предлагаемогоустройства заключаетс в том, что при ложных срабатывани х устройства цикловой синхронизации обеспечиваетс удержание состо ни синхронизма до тех пор, пока число ложных срабатываний не превысит порог, устанавливаемый мажоритарным элементом. Благодар этому результирующа веро тность ложных тревогйд (, уменьшитс , где чис веро тность ложных тревог устройства цикловой синхронизации, tk- выбранныйпорог, т.е. обеспечиваетс повышение помехоустойчивости работы устройства цикловой синхрониэации заключающеес в повышении веро тности удержани правильной фазы цикловой синхронизации ветвей коммутатора при наличии ошибок.
f( корректору ountiw