KR960701537A - 순회부호 검출방법 및 장치(method and device for detecting a cyclic code) - Google Patents

순회부호 검출방법 및 장치(method and device for detecting a cyclic code) Download PDF

Info

Publication number
KR960701537A
KR960701537A KR1019950703747A KR19950703747A KR960701537A KR 960701537 A KR960701537 A KR 960701537A KR 1019950703747 A KR1019950703747 A KR 1019950703747A KR 19950703747 A KR19950703747 A KR 19950703747A KR 960701537 A KR960701537 A KR 960701537A
Authority
KR
South Korea
Prior art keywords
bit
code
circuit
cyclic
input
Prior art date
Application number
KR1019950703747A
Other languages
English (en)
Inventor
시게키 야나기사와
데츠야 모리즈미
Original Assignee
이토 신이치
도요츠신기 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이토 신이치, 도요츠신기 가부시키가이샤 filed Critical 이토 신이치
Publication of KR960701537A publication Critical patent/KR960701537A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/33—Synchronisation based on error coding or decoding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/048—Speed or phase control by synchronisation signals using the properties of error detecting or error correcting codes, e.g. parity as synchronisation signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5672—Multiplexing, e.g. coding, scrambling
    • H04L2012/5673—Coding or scrambling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5672—Multiplexing, e.g. coding, scrambling
    • H04L2012/5674—Synchronisation, timing recovery or alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

순회부호 검출방법 및 장치에 관한 것으로, 특히 ATM 통신방식에 있어서의 셀동기에 편리한 순회부호 검출방식에 관한 것이다. 수신측에서 순차로 입력되는 연속된 비트열을 생성다항식으로 제산을 싱행하기 전에 미리 송신측에서 가산된 상기 생성다항식에 의해 나머지를 감산해 두는 것에 의해 상기 비트열에 포함되는 n비트의 순회부호 또는 단축화 순회부호를 검출한다. 제산기(1)의 제1단째와 제2단째 사이, 제5단째와 제6단째 사이및, 제6단째와 제7단째 사이에 배타적 논리합회로(12)를 삽입하고, 쉬프트레지스터(10)의 최종단의 출력을 상기 새로 부가한 배타적 논리합회로(12)에 입력하면 모든 상기 제산기(1)의 각 레지스터내의 비트값이 모두"0" 또는 특정패턴인 것을 검출하는 디코더(11)로부터 순회부호 검출장치는 구성된다. 고속회로를 필요로 하지 않고, 간단한 회로에서 순회부호 또는 단축화 순회부호의 단락위치를 찾아내기 때문에 특히, 고속의 ATM 통신방식에 있어서 셀동기에 도움이 되어 편리하다.

Description

순회부호 검출방법 및 장치 (METHOD AND DEVICE FOR DETECTING A CYCLIC CODE)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 ATM 셀동기방식을 실현하는 1실시예를 나타낸 구성도.

Claims (3)

  1. 순차로 입력되는 연속된 비트열을 생성다항식으로 제산하고, 그 결과에 기초하여 해당 비트열에 포함되는 n비트의 순회부호 또는 단축화 순회부호를 검출하는 방법에 있어서, 상기 제산을 실행하기 전에 미리 상기 생성다항식에 의한 나머지를 감산하는 것을 특징으로 하는 순회부호 검출방법.
  2. 1비트씩 입력되는 비트열로부터 소정의 m차 생성다항식 G(X)에 기초하여 n비트의 순회부호 또는 단축화 순회부호를 검출하는 방법에 있어서, 1비트 입력할 때마다 제n+1비트 Xn의 계수가 "0"이 아닐때, 그 Xn을 상기 소정의 생성다항식 G(X)로 나눈 나머지 (Xn,G(X)의 나머지)를 최신의 n비트, 즉[순회부호 비트열의 후보 n비트를 G(X)]로 나눈 나머지로부터 감산하고, 그 결과가 "0"또는 해당 순회부호에 부가된 특정 비트패턴인 것으로서 그때의 순회부로 비트열의 후보 n비트가 순회부호 또는 단축순회부호열이라고 판정한 것을 특징으로 하는 순회부호 검출방법.
  3. n비트를 단위로 하고, 소망 데이터를 m차 생성다항식 G(X)로 되는 소정의 순회부로 또는 단축순회부호에서 부호화한 데이터 비트열의 상기 단위 데이터열의 단락을 검출하는 장치에 있어서, 입력되는 비트 데이터를 입력하는 n비트 이상의 단수의 쉬프트레지스터와 상기 m차 다항식 G(X)에 대응하는 비트제산기를 구비하고, 상기 쉬프트레지스터의 제 n비트단의 출력을 상기 제산기의 소요단 사이에 배치한 배타적 논리합회로에 입력하면, 모든 데이타가 1비트 입력할 때마다 상기 제산기의 각 레지스터 내용이 "0"또는 특정 비트패턴인 것을 판정하는 수단을 구비하여 구성된 것을 특징으로 하는 순회부호 검출장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950703747A 1993-06-30 1994-06-22 순회부호 검출방법 및 장치(method and device for detecting a cyclic code) KR960701537A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP5186622A JPH0787090A (ja) 1993-06-30 1993-06-30 巡回符号検出方法及び装置
JP93-186622 1993-06-30
PCT/JP1994/000998 WO1995001683A1 (fr) 1993-06-30 1994-06-22 Procede et appareil de detection d'un code cyclique

Publications (1)

Publication Number Publication Date
KR960701537A true KR960701537A (ko) 1996-02-24

Family

ID=16191807

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950703747A KR960701537A (ko) 1993-06-30 1994-06-22 순회부호 검출방법 및 장치(method and device for detecting a cyclic code)

Country Status (7)

Country Link
US (1) US5764876A (ko)
EP (1) EP0740438A4 (ko)
JP (1) JPH0787090A (ko)
KR (1) KR960701537A (ko)
SG (1) SG82556A1 (ko)
TW (1) TW257908B (ko)
WO (1) WO1995001683A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9419785D0 (en) * 1994-09-30 1994-11-16 Plessey Telecomm Cyclic redundancy code checking
US5935249A (en) * 1997-02-26 1999-08-10 Sun Microsystems, Inc. Mechanism for embedding network based control systems in a local network interface device
CA2335898A1 (en) * 2000-02-14 2001-08-14 Nec Corporation Method and system for transmission and reception of asynchronously multiplexed signals
US6928608B2 (en) * 2001-08-14 2005-08-09 Optix Networks Ltd. Apparatus and method for accelerating cyclic redundancy check calculations
JP2003078421A (ja) * 2001-09-04 2003-03-14 Canon Inc 符号系列の先頭位置検出方法とその装置、それを用いた復号方法とその装置
US7484160B2 (en) * 2005-03-04 2009-01-27 Tellabs Operations, Inc. Systems and methods for delineating a cell in a communications network

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2533091A1 (fr) * 1982-09-13 1984-03-16 Cii Honeywell Bull Systeme de detection et de correction d'erreurs de transmission d'un message binaire utilisant un code cyclique detecteur et correcteur d'erreurs de type reed-solomon entrelace
US4677623A (en) * 1983-11-11 1987-06-30 Hitachi, Ltd. Decoding method and apparatus for cyclic codes
EP0313707B1 (en) * 1987-10-30 1993-03-31 International Business Machines Corporation Data integrity securing means
JPH03272224A (ja) * 1990-03-20 1991-12-03 Canon Inc 情報信号処理方法

Also Published As

Publication number Publication date
WO1995001683A1 (fr) 1995-01-12
US5764876A (en) 1998-06-09
TW257908B (ko) 1995-09-21
EP0740438A4 (en) 1998-04-22
JPH0787090A (ja) 1995-03-31
SG82556A1 (en) 2001-08-21
EP0740438A1 (en) 1996-10-30

Similar Documents

Publication Publication Date Title
KR840005228A (ko) 갈로이스계의 원소 제산용 장치
KR850003648A (ko) 순해부호의 복호화 방법 및 장치(decoding method and. apparatus for cyclic codes)
KR910003486A (ko) 비트 순서 전환 장치
KR960701537A (ko) 순회부호 검출방법 및 장치(method and device for detecting a cyclic code)
KR970016931A (ko) 고속 이상 또는 등가 비교 회로
KR930011451A (ko) 부호 전송 장치 및 부호 전송방식
KR950009434A (ko) 순환 여유검사(crc) 동기 장치
KR960015220A (ko) 에러 정정부호 복호기의 재동기화 장치
US5408476A (en) One bit error correction method having actual data reproduction function
KR970029772A (ko) 비트-시리얼 메트릭스 전치를 위한 초대규모 집적회로
KR960006290A (ko) 비트순차식 병렬 비교기
KR970024634A (ko) 주기적 여유 코드를 이용한 오류검출회로
KR0164097B1 (ko) 병렬 입력 / 직렬 출력 장치 및 그 방법
KR960043553A (ko) 오류 정정 장치
KR960706169A (ko) 부호화 방법 및 장치(Method and Apparatus for Encoding)
SU1605935A3 (ru) Способ перекодировани @ -разр дных кодовых слов и устройство дл его осуществлени
KR970050868A (ko) 병렬 crc 디코더
US5239499A (en) Logical circuit that performs multiple logical operations in each stage processing unit
KR910012905A (ko) 그레이 코드화된(gray coded) 몫 비트 신호들을 이용하는 SRT 제산 방법 및 장치
KR950005816B1 (ko) 블럭 경계의 구분이 가능한 순환 여유 검사 장치
KR950009689B1 (ko) 바이트 동기된 데이터에서 블럭 경계를 구분할 수 있는 순환여유검사장치
KR100505566B1 (ko) 서브코드 q데이타의 병렬 순환 여유 검사 방법
KR970072833A (ko) 디지탈 통신용 선로 디코더
KR970049452A (ko) 자리이동-가산기(shift-adder)를 이용한 필터링계수구현방법
KR920011119A (ko) Cpc 검출회로

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid