SU570196A1 - Многоканальный преобразователь "частота-код" - Google Patents

Description

Изобретение относитс  к устройствам вычислительной техники, а именно - к yciv ройствам преобразовани  информации дл  ЦВМ и может примен тьс  дл  параллельного преобразовани  нескольких частотноимпульсных сигналов при последсжательном вводе кодоё в вычислительное устройство.

Известен преобразователь сигналов в цифрсжой код, содержащий формирсватель временного интервала, соединенный с входной схемой совпадени , включенной на входе накопительного счетчика„ собирательные схемы и формирователи импульсов i.

f .

Известен также преобразователь част{ та-код , содержащий счетчик, регистр переполнени , блоки управлени , устройства синх нмзаиии и буферные регистры 2.

Однако известные устройства сложны.

Цель изобретени  - упростить преобразователь частота-код.

Это достигаетс  тем, что многоканальны преобразователь частота-код, содержащий .распределитель управл ющих импульсов, элемент сборки и в каждом канале приемны

регистр и буферный регистр, подключенный управл ющим входом к соответствующему выходу распредел тел  управл ющих импульсов и выходом к соответствующему входу элемента оборки, снабжен распределителем цикле® обработки каналов и последовательно соединенными вторым элёменток сборки , сумматором и блоком ключей передачи информации, причем выходы распределител  циклов обработки каналов подключены к соответствующим входам приемных регистров и к соответствующим входам р аспределнтел  управл ющих импульсов, выходы приемных регистров соединены с соответствующими входами второго элемента сборки, второй выход сумматора подключен к вторым вхоаа . буферных регистров, а вход первого элемента сборки - к входу блока ключей передачи информации, второй вход которого соединен с тактовым входом распределител  управл ющих импуЛьсов, а выход - с выходом преобразсвател .

Claims (2)

1. На чертеже псжазана принципиальна  электрическа  схема многоканального преобразовател . Предлагаемое устройство содержит прием ные регнсгры 1-1 - 1-rv , буферные регистр 2-1 - 2-п , распределитель 3 циклов каналов, алвмент 4 сборки, с.лматор 5, второй элемент 6 сборки, распределитель 7 управл ющих импульсов, входные цепи & в-И приема частотно-импульсных сигналов, управл ющие цепи 9-1 - 9-Л. распредели те л циклов, управл ющие пепи 1О-1 - 10-г( распределител  управл ющих импульсов, выходную цепь 11| второго элемента сборки, выходную цепь 12 елвмента сборки, входную цепь 13 опроса устройства, тактовую цепь 14 сумматора, тактовую цепь 15 |распрвделител  управл ющих импульсе, адресную цепь 16 распределител  управл ющих импульсов, входную цепь 17 распределители циклов, выходную цопь 18 сумматора и 6noK. 19 ключей передачи информации. Преобразователь работает следующи образом. Частотно- импульсва  знакопеременна  информаци  поступает по-цеп м 8-1 - 8-Н на входы двухразр дных приемных регистров 1-1-1-Щ., причем в первом разр де фиксирувтс  поступление входного, им пульса в каждЫ4 канале, а во втором - его знак. Опрос регистров :|.-1-1-п осуществл ет с  последователь ю во времени по сигналам в цеп х п распределител  3 циклов. Содержимое одного из регистров 1-1-1-ппоступает через влемент 6 сборки, далее по цепи 11 на| вход сумматора 5. Одновремен но распределитель 7 а соответстьии с сигналом в цеп х 9-1- 9-и формирует в цеп х lO i-lOirt сигнал опроса оииого из буферных регистров 2-2 - 2- Л-. Содержимое одного из буферных регистров 2-2 - 2-/Ъ через элемент 4 сборке далее по цепи 12 поступает на вторсЛ вход с мматора, 5 н на ннформацвоншлй вход блока 19 ключей. На выходной цепи 18.сумматора 5 в соответствии с тактовым сигналом в цепи 14 формируетс  результат сложени  двух кс сж: ссдержимого буферного регистра и приемного регистра одноименных каналов преобразовани . Распределитель 7 в соответствии с такт выми сигналами в цепи 15 осуществл ет опрос, обнуление и запись информации в буферные регистры 2-1 - 2-iil ipH4eM опрос и последующий сброс на О содержимого буферных регистров 2-1 - одного из аналов осуществл етс  либо в момент по вени  сигнала в одной из цепей 9-1-9-(г , ибо при поступлении в цепь 16 соответстующего адреса канала. Результат переза-; исываетс  в тот же предварительно ленный буферный регистр 2 в соответствии управл ющим сигналом в цеп х ICVl-lCt-h При по влении tS цепи 16 адреса соответствующего канала преобразовани  распределитель 7 формирует в соответствующей цепи lO-l - 10- а импульс опроса соответствующего буферного регистра 2-l-2-ri , а при поступлении сигна/ а в цепь опроса 13 осуществл етс  передачи кода через блок 19 ключей на выход преобразовател . Формула изо.бра тени  Многоканальный преобразсватель Час тота-чсодгсодержащий распределитель управл ющих импульсов, элемент сборки в в каждое дом канале приемный регистр и буферный регистр , подключенный управл ющим входом к соответствующему выходу распределител  управл ющих импульсов, а выходом к соогветствующему входу элемента сб(ки, отличающийс  тем, что, с целью упрощени , он снабжен распределителем . циклов обработки каналов и Цоследсвательно соединенными вторым элементов сбсфки, сумматором I и блоком ключей передачи информации , причем выходы распределител  циклов обработки каналов подключены к соответствующим входам приемных регистров НЕ соответствующим вхс«ам распределител  управл ющих импульсов, выходы приемных регистров соединены с соответствующими входами второго эле) сборки, второй выход сумматора подключен к вторым входам буферных регистров, а вход первого элемента сборки - к входу блсжа ключей передачи информации, второй вход которого соединен с тактовым входом распредели-тел  управл ющих импульсов а выход - с выходом преобразовател . Источники информации, прин тые во вннь«ач ние при экспертизе: 1.Авторское свидетельство СССР № 443479, кл. Н 03 К 13/00, 1973.
2. 2.Авторское свидетельство СССР № 312379, кл. Н 03 К 13/ОО. 1973.