SU370730A1 - Всесоюзная i - Google Patents

Всесоюзная i

Info

Publication number
SU370730A1
SU370730A1 SU1636521A SU1636521A SU370730A1 SU 370730 A1 SU370730 A1 SU 370730A1 SU 1636521 A SU1636521 A SU 1636521A SU 1636521 A SU1636521 A SU 1636521A SU 370730 A1 SU370730 A1 SU 370730A1
Authority
SU
USSR - Soviet Union
Prior art keywords
ternary
counter
trigger
circuit
outputs
Prior art date
Application number
SU1636521A
Other languages
English (en)
Inventor
А. Ф. Меженый В. П. Тарасенко А. К. Тесленко витель В. И. Корнейчук
Original Assignee
Киевский ордена Ленина политехнический институт лети Великой Окт брьской социалистической революции
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Киевский ордена Ленина политехнический институт лети Великой Окт брьской социалистической революции filed Critical Киевский ордена Ленина политехнический институт лети Великой Окт брьской социалистической революции
Priority to SU1636521A priority Critical patent/SU370730A1/ru
Application granted granted Critical
Publication of SU370730A1 publication Critical patent/SU370730A1/ru

Links

Landscapes

  • Logic Circuits (AREA)

Description

1
Изобретение относитс  к вычислительной технике и может быть использовано в цифровых вычислительных измерительных устройствах , а также в устройствах дискретной автоматики .
Известны п-ичные кольцевые счетчики с потенциальными св з ми, представл ющие собой полусчетиые кольца по модулю п и построенные из потенциальных элементов типа .
Известны также троичные (трехустойчивые) триггеры, выполненные на потенциальных элементах типа .
С увеличением числа разр дов п известного счетчика увеличиваетс  число входов логических элементов , вследствие чего увеличиваетс  нагрузка на каждый активный элемент.
Цель изобретени  - сокращение числа входов логических элементов типа «ИЛИ - «НЕ.
Дл  этого ъ предлагаемом устройстве лз элементов составлены троичные триггеры, причем первые два выхода каждого t-TO три1гге ра, где М,2, . . . ,  вл ющиес  (2/-1)-ным и 2t-HbiM выходами счетчика, подключены к входам схемы «ИЛР1 -«НЕ, третий ВХОД lкoтqpoй соединен со вторым выходом (i-1)-ого троичного триггера, а выход этой схемы подведен к счетному входу г-ого триггера и, кроме того, первые тактирующие входывсех триггеров соединены со входной шиной счетчика, а вторые тактирующие входы всех троичных триггеров подключены к выходу схемы «НЕ, св занной своим входом со входной шиной счетчика.
На фиг. 1 изображена функциональна  схема предлагаемого счетчика; на фиг. 2 - схема этого же счетчика,  вл юща с  более удобной дл  реализации его в интегральном виде; на фиг. 3 - временна  диаграмма, иллюстрирующа  работу счетчика при количестве разр дов п 6.
Кольцевой счетчик состоит из т.ооичных триггеров 1 с потенциальнымн св з ми, схемы 2 типа . и схемы 3 типа «НЕ.
т-
Количество троичных триггерО|В |равно - лр)
н+1„
четном п и---при нечетном п. Первые два
выхода а и b каждого троичного триггера / представл ют собой выходы двух соседних разр дов /t-разр дного кольцевого счетчика. Эти же выходы подключены к входам схемы 2. Третий ВХ0.1. калчдой схемы 2 при четном п соединен со вторым выходом предыдущего троичного триггера (дл  первого троичного триггера предыдущим  вл етс  последний троичный триггер кольцевого счетчика). Нрл нечетном n третий вход одной из схем 2 соединен с первым выходом предыдущего троичного триггера , а остальна  часть схемы остает-с  без изменений. Выход схемы 2 подве/чен к счетному входу S троичеого тр/иггера; первый тактирующий вход X которого св зан со входной шиной А счетчика. Второй тактирующий вход Y каждого троичного триггера через схему 3 также подключен к входной шине А. Третьи выходы с троичных триггеров при этом не используютс . Таким образом, с увеличением количества разр дов п кольцевого счетчика число входов логических элементов «ИЛИ «НЕ не возрастает.
При реализации предлагаемого счетчика методами интегральной технологии, когда нагрузочна  способность каждого активного элемента невелика, более удобной  вл етс  схема счетчика на фиг. 2. Здесь дл  получени  тактирующих сигналов, подаваемых на входы Y, используютс  отдельные дл  каждого троичного триггера элементы схемы 3 тина «НЕ.
PaocMOTipHM работу предлагаемого счетчика при л 6 (см. фиг. 3). В этом случае кольцевой счетчик содержит три Т|ри ггера, выходы которых обозначены а,, 6,-, d, (t 1,2,3). Будем считать, что троичный триггер находитс  в состо нии иг (&г, , й), всли На выходе аг (Ьг, и) присутствует единичный сигнал. Предположим также, что шестиразр дный счетчик находитс  в состо нии Oi, т. е. единичный сигнал присутствует на выходах ai, С2, сз (выходы tti троичных триггеров не  вл ютс  выходами счетчика). В этом случае на счетный вход S первого троичного триггера со схемы 2 поступает нулевой сигнал и тактирующие сигналы, поступившие по входам X и Y, перевод т троичный триггер в состо ние Ьь
Вследствие этого на счепный БХОД 5 второго троичного триггера со схемы 2 будет подан нулевой сигнал и в следующем такте первый троичный устанавливаетс  в состо ние Ci и одновременно второй троичный триггер устанавливаетс  « состо ние а и т. д. Поскольку выходы с,- троичных триггеров в образовании межтриггерных св зей не используютс , то первый троичный триггер будет находитьс  в состо нии Cj до тех inop, пока последний троичный триггер кольцевого счетчика не установитс  в состо ние Ьг,. При этом на счетный вход S первого трои4HOiro триггера снова поступит нулевой сигнал, и с поступлением тактирующих сигналов первый триггер снова установитс  в состо нии щ.
Предмет изобретени 
Кольцевой счетчик с потенциальными св з ми , содержащий логические элементы типа «ИЛИ - «НЕ и «НЕ, отличающийс  тем, что, с целью сокращени  числа входов логических элементов типа , в нем из
элементов составлены троичHfaie триггеры, причем первые два выхода каждого i-iro триггера, где ,2,...,  вл ющиес  ()-ным и :2}-ным (выходами-очетчика, еодключены к входам схемы , третий вход которой соединен со вторым выходом (i-1)-ого троичного триггера, а выход этой схемы подведен к счетному входу f-oro триггера и, кроме того, первые тактирующие входы всех триггеров соединены со входной шиной
счетчика, а вторые тактирующие входы всех троичных триггеров подключены к выходу схемы «НЕ, св занной своим входом со входной шиной счетчика.
Btiixodbt
A.
SU1636521A 1971-03-16 1971-03-16 Всесоюзная i SU370730A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1636521A SU370730A1 (ru) 1971-03-16 1971-03-16 Всесоюзная i

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1636521A SU370730A1 (ru) 1971-03-16 1971-03-16 Всесоюзная i

Publications (1)

Publication Number Publication Date
SU370730A1 true SU370730A1 (ru) 1973-02-15

Family

ID=20469586

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1636521A SU370730A1 (ru) 1971-03-16 1971-03-16 Всесоюзная i

Country Status (1)

Country Link
SU (1) SU370730A1 (ru)

Similar Documents

Publication Publication Date Title
SU370730A1 (ru) Всесоюзная i
CA1139887A (en) Device for dividing a recurrent input signal by a non-integer divisor f, notably by f=n-1/2
GB1363707A (en) Synchronous buffer unit
JPH0683066B2 (ja) カウンタ回路
SU1591192A1 (ru) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ КОДА га ИЗ η
JP2984429B2 (ja) 半導体集積回路
SU974592A1 (ru) Кольцевой счетчик
SU799148A1 (ru) Счетчик с последовательным переносом
SU444330A1 (ru) Быстродействующий счетчик
SU570196A1 (ru) Многоканальный преобразователь "частота-код"
SU1003359A1 (ru) Однотактный кольцевой счетчик единичного кода
SU678675A1 (ru) Двоичный п-разр дный счетчик импульсов
SU617846A1 (ru) Делитель частоты на шесть
SU372690A1 (ru) РАСПРЕДЕЛИТЕЛЬ ИМПУЛЬСОВЭСЕСс;;;-х:':...о, "'1 [ЙЙШ'ШО^Я;;;:';;;-',:,!
SU398945A1 (ru) Дешифратор пороговых кодов
SU485454A1 (ru) Анализатор случайных двоичных последовательностей
SU1591010A1 (ru) Цифровой интегратор
JPS635300Y2 (ru)
SU418971A1 (ru)
SU364964A1 (ru) Всесоюзная пат?111110-1шяп?!
SU993245A1 (ru) Преобразователь последовательного двоичного кода в число-импульсный код
SU508925A1 (ru) Аналого-цифровой преобразователь
SU497733A1 (ru) Счетчик импульсов в телеграфном коде
SU395988A1 (ru) Десятичный счетчик
JP2591210B2 (ja) 信号検出回路