SU554631A1

SU554631A1 - Устройство циклового фазировани дл приема двоичной информации

Info

Publication number: SU554631A1
Application number: SU2133416A
Authority: SU
Inventors: Виктор Анатольевич Абраменко; Наум Александрович Александров; Юрий Николаевич Мартин
Original assignee: Предприятие П/Я М-5308
Priority date: 1975-05-13
Filing date: 1975-05-13
Publication date: 1977-04-15

Description

1

Изобретение относитс к электросв зи и может использоватьс дл циклового фазировани при передаче команд двоичного кода.

Известно устройство дл циклового фазировани , содержащее линию задержки, выполненную в виде регистра сдвига с равноотсто щими на длительность одного символа отводами, блоки оперативной пам ти и сравнени комбинаций, а также каскады голосовани , повторители и инверторы.

Однако известное устройство не обеспечивает высокие значени достоверности приема команд, кроме того, оно содержит больщой объем оборудовани .

Известно устройство циклового фазировани дл приема двоичной информации, содержащее последовательно соединенные регистр сдвига, первый блок сумматоров по модулю два, анализатор сигнала фазового пуска, а также первый и второй ключи, блок сравнени и второй блок сумматоров по модулю два.

Данное известиое устройство обладает недостаточной точностью выделени сигналов фазового пуска.

С целью повыщени точности выделени сигналов фазового пуска в предлагаемое устройство циклового фазировани дл приема двоичной информации введены счетчик, инвертор , элементы И и элемент ИЛИ, при

этом выходы соответствующих разр дов регистра сдвига через второй блок сумматоров по модулю два подключены к одному из входов первого ключа и блока сравнени , к другому входу которого подключены выходы первого и второго ключей через элемент ИЛИ, выход последнего подключен к информационному входу регистра сдвига, а выход блока сравнени через счетчик - к управл ющим входам анализатора сигнала фазового пуска, первого ключа и инвертора, его выход подключен к управл ющему входу второго ключа, кроме того, выход анализатора сигнала фазового пуска подключен к входу «Сброс

счетчика и к одному из входов элементов И, к другим входам которых подключены выходы соответствующих разр дов регистра сдвига.

На чертеже изображена структурна электрическа схема предложенного устройства. Устройство содержит последовательно соединенные регистр сдвига 1, первый блок сумматоров 2 по модулю два и анализатор 3 сигнала фазового пуска, включающий в себ

дещифратор 4 и вспомогательный регистр 5, при этом выходы соответствующих разр дов регистра сдвига 1 через второй блок сумматоров 6 по модулю два подключены к одному из входов первого ключа 7 и блока сравнени 8, к другому входу которого подключены

выходы первого и второго ключей 7 и 9 соответственно через элемент ИЛИ 10, выход последнего подключен к информационному входу регистра сдвига 1, а выход блока сравнени 8 через счетчик 11-к управл ющим входам анализатора 3, ключа 7 и инвертора 12, его выход подключен к управл ющему входу ключа 9. Кроме того, выход анализатора 3 подключен к входу «Сброс счетчика 11 и к одному из входов элементов И 13, к другим входам которых подключены выходы соответствующих разр дов регистра сдвига 1.

Устройство работает следующим образом.

Дл приема команд двоичного «-значного смежно-группового кода информаци , прин та из дискретного канала, поступает через ключ 9, элемент ИЛИ 10 в регистр сдвига 1, а также на вход блока сравнени 8, который производит побитное сравнение принимаемой информации с последовательностью, формируемой регистром сдвига 1 и вторым блоком сумматоров 6. Число совпадений подсчитываетс счетчиком 11, причем каждое несовпадение возвращает счетчик 11 в исходное (нулевое ) положение, а счет числа совпадений начинаетс заново. Если количество совпадений больше емкости счетчика 11, то последний выдает сигнал, по которому закрываетс ключ 9 и открываетс ключ 7, т. е. регистр сдвига 1 отключаетс от канала и переводитс в автономный режим. Кроме того, сигнал с выхода счетчика 11 подаетс на один из входов дещифратора 4.

Таким образом, дешифраци состо ни вспомогательного регистра 5 возможна только после приема безыскаженного участка кодовой комбинации длиной, равной емкости счетчика.

При по влении в вспомогательном регистре 5 комбинации, на которую настроен дешифратор 4, последний срабатывает и выдает сигнал фазового пуска. Одновременно сигнал с выхода дешифратора 4 открывает элементы И 13, на выходах которых формируетс декодированна /С-разр дна комбинаци . Кроме

того, сигнал с выхода дешифратора 4 устанавливает счетчик I1 в исходное состо ние.

Выполнение устройства таким образом позвол ет повысить точность выделени сигналов фазового пуска и значительно сократить

объем оборудовани .

Claims

Формула изобретени

Устройство циклового фазировани дл

приема двоичной информации, содержащее последовательно соединенные регистр сдвига , первый блок сумматоров по модулю два, анализатор сигнала фазового пуска, а также первый и второй ключи, блок сравнени и

второй блок сумматоров по модулю два, отличающеес тем, что, с целью повышени точности выделени сигналов фазового пуска, введены счетчик, инвертор, элементы И и элемент ИЛИ, при этом выходы соответствующих разр дов регистра сдвнга через второй

блок сумматоров по модулю два подключены

к одному из входов первого ключа и блока

сравнени , к другому входу которого подключены выходы первого и второго ключей через

элемент ИЛИ, выход последнего подключен к информационному входу регистра сдвига, а выход блока сравнени через счетчик - к управл ющим входам анализатора сигнала фазового пуска первого ключа и инвертора, его

выход подключен к управл ющему входу второго ключа, кроме того, выход анализатора сигнала фазового пуска подключен к входу «Сброс счетчика и к одному из входов элементов И, к другим входам которых подключены выходы соответствующих разр дов регистра сдвига.