SU1504803A1 - Формирователь к-ичиых кодов - Google Patents
Формирователь к-ичиых кодов Download PDFInfo
- Publication number
- SU1504803A1 SU1504803A1 SU874341320A SU4341320A SU1504803A1 SU 1504803 A1 SU1504803 A1 SU 1504803A1 SU 874341320 A SU874341320 A SU 874341320A SU 4341320 A SU4341320 A SU 4341320A SU 1504803 A1 SU1504803 A1 SU 1504803A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- inputs
- outputs
- counter
- Prior art date
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
Изобретение относится к электросвязи и может использоваться в ка2
честве генераторов шумоподобных последовательностей в системах передачи информации. Использование изобретения позволяет увеличить число групп формируемых М-ичных кодов с заданными корреляционными свойствами, что расширяет область применения формирователя о Формирователь содержит генератор 1 тактовых импульсов, триггер 2, элемент ИЛИ-НЕ 3, счетчики 5, 6, регистры 7, 8 памяти, сумматоры 10, 15-17 по модулю два, перемножители 11-13 и модулятор 18. 2 ил.
Л 504803 А1
Фиъ.1
1504803
4
Изобретение относится к электросвязи и может быть использовано в качестве генератора псевдослучайных последовательностей в системах передачи информации, к которым предъявляются требования высокой структурной скрытности сигналов.
Цель изобретения - расширение области применения формирователя за ю счет увеличения числа формируемых групп кодов с заданными корреляционными свойствами.
На фиг. 1 изображена функциональная схема формирователя; на фиг.2 - 15
функциональная схема модулятора.
Формирователь (фиг. 1) содержит генератор 1 импульсов, триггер 2, элемент ИЛИ-НЕ 3, счетчик 4 импульсов, выполненный йа первом и втором счет- 20 чиках 5 и 6, первый и второй регистры 7 и 8 памяти, арифметический блок 9, выполненный на сумматорах Юг-10п по модулю два и перемыожителях(элементах И) 11 ,-11,,, 12,-12,,, перемно- 25 жители (элементы И) 13,-13ъ, сумматор 14, выполненный! на сумматорах 15-17 по модулю два, и модулятор 18.
Модулятор 18 (фиг. 2) содержит счетчик 19 импульсов, дешифратор 20, 30 синтезатор 21 частот и балансный смеситель 22.
Теоретической основой, позволяющей увеличить число формируемых Мичных кодов при одновременном сохра- 35 нении качества их корреляционных свойств, является возможность разбиения полного двоичного кода на смежные классы по подгруппе Уолша. Математически процедуру образования смежных дд классов можно представить в виде
η
Р·^ - Ί& А'Хх': © А?-. ) © Υ · , (1)
’ к р 1 и <! 4 '
ΚΖ*
где ίεΐ0,Ν-1] - номер кода в К-м 45
смежном классе, N=2*’ ;
η - порядок кодирования;
1
Κε[0,Ν--1 3 - номер смежного класса ;
" 50
Р;к- ι-й Р-код порядка η
в К-м смежном классе;
ί
- знак поэлементного сложения кодов по модулю два; 55
Λ* - ΐ-й, Ϊ гП ,п ], код Ра' Λ Я
демахере шпшои 2
порядка и;
® - знак поэлементного
умножения кодов по
модулю два;
разряд в двоичном инверсном п-разрядном представлении десятичного числа ϊ;
© - знак поэлементного
сложения кодов по модулю два;
Υ ί “ 3_й разряд в двоичном η-разрядном представлении десятичного числа К.
Формирователь работает следующим образом.
В исходном состоянии триггер 2 находится в нулевом состоянии, на выходе элемента ИЛИ-НЕ 3 формируется единичный сигнал, устанавливающий счетчики 5 и 6 и регистры 7 и 8 в нулеъое состояние и запрещающий работу счетчикам 5 и 6, регистрам 7, 8 и модулятору 18, На выходах сумматоров 10 и 14 и перемножителей 1113 формируются нулевые сигналы.
При поступлении на вход запуска формирователя пускового импульса длительностью Т:
ΐ/Τ<Ν/ίτ,
где £ т - тактовая частота генератора 1;
- время задержки срабатывания триггера 2,
он стробируется тактовыми импульсами генератора 1 и с приходом переднего фронта тактового импульса переходит в единичное состояние. На выходе элемента ИЛИ-НЕ 3 происходит смена состояния с единичного на нулевое, что обеспечивает запись в регистры 7 и 8 входных кодов в момент стробирования запускающего импульса и включение модулятора 18.
Так как нулевой потенциал на Квходах счетчиков 5 и 6 является разрешающим счет, то с приходом очередного тактового импульса от генератора 1 состояния счетчика 5 начинают меняться, а через 211 тактов начинают меняться состояния счетчика 6. Ровно через 21η 1 тактов на η-м выходе счетчика 7 появляется единичный потенциал, который возвращает в исходное состояние триггер 2. При этом нулевое состояние на выходе элемента ИЛИ-НЕ
3 не изменяется, так как единичное
1504803
состояние η-го разряда счетчика 6 теперь будет на другом входе элемента ИЛИ-НЕ 3 еще ровно 27г,~’ тактов. По
л 2. л
истечении I тактов работы генератора 1 на η-м выходе счетчика 6 будет нулевой потенциал, что соответствует возврату формирователя в исходное состояние,
Согласно (1) знак для η слагаемых, каждое из которых является некоторым кодом из 2П элементов, объясняет назначение сумматора 16, на выходе которого должен быть сформирован заданный Р-код. Р-код на выходе сумматора 16 определяется значениями кодов, записанных перед запуском формирователя в регистры 7 и 8. Общее число таких кодов определяется разрядностью регистров 7 и 8 и равно 2^. Каждое слагаемое на входах сумматора 16 является результатом логического умножения двух кодов, что обуславливает необходимость включения на входах сумматора 16 перемножителей 13. Одним из входных кодов К-го перемножителя 13 (К=1,2,,, п) является код, получаемый умножением кода, образованного на выходе 3~го перемножителя 11 0 = 1,2,... ,п) , на значение К-го разряда' регистра 8. Одним из входных кодов з~го перемножителя I1 является код, формируемый на з~м выходе счетчика 5, когда последний находится в счетном состоянии. Поэтому один вход з~го перемножителя 11 соединен непосредственно с з~м разрядом счетчика 5.
кодом, поступающим на | |
οί , если Р· =0 | |
ϊ* Г = | β , если Рр = 1 |
(м | οί\ , если Р·" =0 |
. р>> , если р" = 1 |
35
другой вход з~го перемножителя 11, является код, формируемый на (]—1)-м, т.е. предыдущем, разряде счетчика 5^ но предварительно просуммированный поэлементно по модулю два с з~м разрядом двоичного инверсного п-разрядного представления номера формируемого кода. Следовательно, на другом (θ входе з~го перемножителя 11 необходимо включение сумматора по модулю два, на один вход которого поступает, код с (з~1)-го разряда счетчика 5, а на другой вход - значение з~го ,5 разряда регистра 7. Состояния регистров 7 и 8 в динамическом режиме работы счетчика 5 остаются неизменными. Смена состояний регистров 7 и 8 возможна лишь при очередном запуске 20 фо рмир ов а теля.
На выходах перемножителей 12 каждые 2 тактов работы генератора 1 формируются коды, сумма которых на выходе сумматора 17 каждые 2Ь тактов. 25 работы генератора 1 представляет собой следующие в естественном порядке следования коды Уолша. Тогда на информационном входе модулятора 18 каждые 2” тактов работы генератора 1 30 наблюдается сумма по модулю два одного и того же Р-кода со всеми кодами Уолша, следующими друг за другом.
Во включенном состоянии на выход модулятора 18 выдается один из М элементов (М=2'14 ) формируемого М-ично кодированного сигнала, которые условно обозначим <<, ц , с(' , , . . . , οί1”'’,
β1”'1. Логика работы модулятора 18 задается следующим образом:
О
если 0 4 К 4 2”-1
Л
если ]2И ‘ (з-1) 2" -1
т.е. первые 2Ь символов входного кода модулятор 18 выдает на выход символы о( или /3 следующие 2 символов модулятор 18 выдает символы с/1 или р1 и т.д.
Схема модулятора 18, реализующего зд указанную логику работы, представлена на фиг. 2. Модулятор 18 работает следующим образом.
При поступлении на вход модулятора 18 разрешающего импульса синтезатор $$ 21 частот начинает формировать частоту £). Каждые 2 тактов работы генератора 1 состояние счетчика 19 изменяется на единицу, следовательно,
появляется единичный потенциал на одном из 2П выходов дешифратора 20, в соответствии с которым синтезатор 21 формирует одну из 2п частот. В балансном смесителе 22 на каждую из 2П частот накладывается манипуляция по фазе кодом, который поступает на информационный вход модулятора 18.
Так как каждые 2п тактов работы генератора 1 синтезатором 21 формируется новая частота, то смеситель 22 осуществляет М-ичное кодирование поступающей информации по частоте и фазе в соответствии с приведенной логикой работы модулятора 18,
1504803
8
7
Основные свойства формируемых Мичных кодов:
АФАК каждого из формируемых кодов не содержит боковых выбросов; {
АФВК любых двух кодов тождественно равны нулю;
объем полученной системы кодов равен 276.
Таким образом, использование фор- , мирователя в 2" раз позволяет увеличить число формируемы^ М-ичных кодов.
В результате структурная скрытность используемых для передачи информации сигналов, построенных на основе М-ич- 1 ных кодов, значительно возрастает даже при относительно небольших значениях порядка кодирования п.
Claims (1)
- Формула изобретенияФормирователь М-ичных кодов, содержащий генератор импульсов, выход которого соединен со счетным входом счетчика и тактовым входом триггера, вход установки в "1" и выход триггера соединены соответственно с входом "Пуск" формирователя и с первым входом элемента ИЛИ-НЕ, выход которого соединен с тактовым входом первого регистра и установочными входами модулятора и счетчика, выходы разрядов первой и второй групп выходов счетчика соединены с одноименными первыми входами арифметического блока, информационные входы и выходы первого регистра соответственно являются первыми информационными входами формирователя и соединены с одноименными вторыми входами арифметического блока, первые выходы которого соединены с одноименными первыми входами сумматора, выход которого соединен с информационным входом модулятора, управляющий вход и выход которого подключены соответственно к выходу первого разряда второй труп пы выходов счетчика и к выходу формирователя, выход последнего разряда второй группы выходов счетчика соединен с вторым входом элемента ИЛИНЕ и входом установки в "0" триггера, отличающийся тем, что, с целью расширения области применения формирователя за счет увеличения числа формируемых групп кодов с заданными корреляционными свойства ми, в него введены перемножители и второй регистр, информационные и так товый входы которого соединены соответственно с вторыми информационными входами формирователя и с выходом элемента ИЛИ-НЕ, выходы второго реги стра и вторые выхода арифметического блока соединены соответственно с первыми и вторыми входами одноимен ных перемножителей, выходы которых соединены с одноименными вторыми вхо дами сумматора.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874341320A SU1504803A1 (ru) | 1987-12-10 | 1987-12-10 | Формирователь к-ичиых кодов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874341320A SU1504803A1 (ru) | 1987-12-10 | 1987-12-10 | Формирователь к-ичиых кодов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1504803A1 true SU1504803A1 (ru) | 1989-08-30 |
Family
ID=21341406
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874341320A SU1504803A1 (ru) | 1987-12-10 | 1987-12-10 | Формирователь к-ичиых кодов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1504803A1 (ru) |
-
1987
- 1987-12-10 SU SU874341320A patent/SU1504803A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1504803A1 (ru) | Формирователь к-ичиых кодов | |
RU2081450C1 (ru) | Генератор n-значной псевдослучайной последовательности | |
SU1177910A1 (ru) | Устройство для формирования четверично-кодированных последовательностей | |
SU1539774A1 (ru) | Генератор псевдослучайной последовательности | |
SU1223350A1 (ru) | Генератор псевдослучайных чисел | |
JPH0129444B2 (ru) | ||
RU2022332C1 (ru) | Генератор дискретных ортогональных сигналов | |
SU1392620A1 (ru) | Устройство дл формировани М-ично кодированных последовательностей импульсов | |
SU1388994A1 (ru) | Устройство дл формировани четвертично-кодированных последовательностей | |
SU1023326A1 (ru) | Генератор псевдослучайных последовательностей | |
SU1198533A1 (ru) | Устройство дл моделировани фазового дрожани импульсов кодовой последовательности | |
SU1022155A1 (ru) | Устройство дл умножени @ -разр дных чисел | |
RU2042275C1 (ru) | Стартстопный передатчик | |
SU799148A1 (ru) | Счетчик с последовательным переносом | |
SU1141403A1 (ru) | Устройство дл делени | |
RU2149442C1 (ru) | Устройство для умножения по модулю семь | |
SU1190524A1 (ru) | Устройство дл декодировани корректирующих циклических кодов | |
RU2009617C1 (ru) | Устройство тактовой синхронизации | |
SU459773A1 (ru) | Датчик случайных кодов | |
SU1734092A1 (ru) | Генератор псевдослучайной последовательности чисел | |
RU2025769C1 (ru) | Устройство формирования функций фабера-шаудера | |
SU1117648A1 (ru) | Веро тностный /1, @ /-полюсник | |
RU2051406C1 (ru) | Устройство формирования сигналов фабера-шаудера | |
SU754658A1 (ru) | Генератор м-последовательности 1 | |
SU489236A1 (ru) | Имитатор искажений телеграфных посылок |