SU767991A1 - Устройство дл обнаружени м-последовательностей - Google Patents

Устройство дл обнаружени м-последовательностей Download PDF

Info

Publication number
SU767991A1
SU767991A1 SU782676890A SU2676890A SU767991A1 SU 767991 A1 SU767991 A1 SU 767991A1 SU 782676890 A SU782676890 A SU 782676890A SU 2676890 A SU2676890 A SU 2676890A SU 767991 A1 SU767991 A1 SU 767991A1
Authority
SU
USSR - Soviet Union
Prior art keywords
block
outputs
shift register
inputs
key
Prior art date
Application number
SU782676890A
Other languages
English (en)
Inventor
Николай Николаевич Клименко
Original Assignee
Военный Инженерный Краснознаменный Институт Им.А.Ф.Можайского
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Военный Инженерный Краснознаменный Институт Им.А.Ф.Можайского filed Critical Военный Инженерный Краснознаменный Институт Им.А.Ф.Можайского
Priority to SU782676890A priority Critical patent/SU767991A1/ru
Application granted granted Critical
Publication of SU767991A1 publication Critical patent/SU767991A1/ru

Links

Landscapes

  • Error Detection And Correction (AREA)

Description

(54) УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ М-ПОСЛЕДОВАТЕЛЬНОСТЕЙ
I
Изобретение относитс  к радиотехнике и может использоватьс  в асинхронноадресных системах св зи, а также в контрольно-измерительной аппаратуре.
Известно устройство дл  обнаружени  М-последовательностей, содержащее буферный регистр сдвига, выходы основных разр дов которого подключены к соответствующим входам элемента ИЛИ-НЕ, и последовательно соединенные регистр сдвига , блок элементов И, сумматор по модулю два и ключ (I .
Однако быстродействие известного устройства невысоко.
Цель изобретени  - повышение быстродействи  устройства.
Указанна  цель достигаетс  тем, что в устройство дл  обнаружени  М-последовательностей , введены блок регистров сдвига , блок элементов ИЛИ-НЕ, элемент ИЛИ, блок ключей и блок сумматоров, при этом выходы основных и дополнительны( разр дов буферного сдвига через блок сумматоров подключены к соответствующим входам блока регистров, сдвига, первые выходы которого через блок элементов ИЛИ-НЕ подключены к одним входам блока ключей, к другим входам которого подключены йыходы дополнительных разр дов буферного регистра сдвига и вторые выходы блока регистров сдвига, выход элемента ИЛИ-НЕ чподключен к соответствующему входу блока ключейли элемента ИЛИ, к другим входам которого подключены выходы блока элементов ИЛИ-НЕ, а выход элемента ИЛИ через ключ подключеп ко входу регистра сдвига, причем к другим входам блока элементов И подключены соответствующие выходы блока ключей, а информационный вход буферного регистра сдвига объединен с соответствующим входом блока сумматоров.
На чертеже представлена структурна 
)5 электрическа  схема предлагаемого устройства .
Устройство дл  обнаружени  М-после« довательностей содержит буферный регистр I сдвига, блок 2 сумматоров, элемент
20 ИЛИ-НЕ 3, регистр 4 сдвига, блок 5 элементов И, сумматор 6 по модулю два, ключ 7, элемент ИЛИ 8, блок 9 ключей, блок 10 регистров сдвига и блок П элементов ИЛИ-НЕ.
Устройство работает следующим образом .
В исходном состо нии  чейки буферного регистра 1 сдвига.регистра 4 сдвига, и блока 10 обнулены, за исключением входной  чейки регистра 4 сдвига, исходное состо ние которой соответствует логической «I. Кроме того, входы блока 9 и ключа 7 отключены от своих выходов. Принимаема  последовательность записываетс  в буферный регистр 1 сдвига. Одновременно, формируемое с помощью блока 2 и буферного регистра I сдвига , используемого в данном случаеВ качестве многоотводной дискретной линии задержки , циклические сдвигн этой последовательности записываютс  в регистры сдвига блока 10. С помощью элемента ИЛИ-НЕ 3 и блока 11 осуществл етс  поиск (п - 1)-разр дной нулевой серии. При по влении такой серии в одном из регистров сдвига блока 10 импуЛьс с выхода соответствующего элемента ИЛИ-НЕ блока 11 поступает на один из управл ющих входов блока 9. При этом выходы блока 9, а, следовательно, и первые входы элементов И блока 5 подключаютс  к выходам того из регистров сдвига блока 10, в котором обнаружена нулева  последовательность . Одновременно этот же нмпульс через элемент ИЛИ 8 поступает на управл ющий вход ключа 7, который при этом замыкает цепь обратной св зи, регистра 4 сдвига, состо щую из блока 5, сумматора 6 и ключа 7.
При замкнутой обратной св зи двоичные символы, поступающие через блок 9 с выходов  чеек соответствующего регистра сдвига блока 10, используютс  в качестве коэффициентов обратной св зи в отводах п-разр дного регистра 4 сдвига. По окончании (п-I) кратного продвижени  символов в регистре 4 сдЙига оказыва1Ш;  коэффициенты генераторного полинома М-последоватёльности п;.
Введение новых элементов позвол ет повысить быстродействие устройства нри
определении коэффициентов генераторного полинома М-последовательностей, используемых В качестве адреса абонента в ААСС.

Claims (1)

  1. Формула изобретени 
    Устройство дл  обнаружени  М-последовательностей , содержащее буферный регистр сдвига, выходы основных разр дов
    которого подключены к соответствующнм входам элемента ИЛИ-НЕ, и последовательно соединенные регистр сдвига, блок элементов И, сумматор по модулю два и ключ, отличающеес  тем, что, с целью повыщени  быстродействии, введены блок регистров сдвига, блок элементов ИЛИ-НЕ, элемент ИЛИ, блок ключей и блок сумматоров , при этом выходы основных и дополнительных разр дов буферного регистра сдвига через блок сумматоров подключены к соответствующим входам блока регистров сдвига, первые выходы которого через блок элементов ИЛИ-НЕ подключены к одним входам блока ключей, к другим входам которого подключены выходы дополнительных разр дов буферного регистра сдвига и вторые выходы блока регистров сдвига, выход элемента ИЛИ-НЕ подключен к соответствующему входу блока ключей и элемента ИЛИ, к другим входам которого подключены выходы блока элементов ИЛИ-НЕ, а выход элемента ИЛИ через ключ подключен ко входу регистра сдвига, причем к другим входам блока элементов И подключены соответствующие выходы блока ключей, а информационный вход буферного регистра сдвига объединен с соответствуюпщм входом блока сумматоров.
    Источники информации, прин тые во внимание при экспертизе 1. Гей-Бик Ю., Уорд Р. fe. Метод дешифрации последовательности максимальной длины, ТИИЭР, т. 65, 1977, № 7 (прототип ) .
SU782676890A 1978-10-06 1978-10-06 Устройство дл обнаружени м-последовательностей SU767991A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782676890A SU767991A1 (ru) 1978-10-06 1978-10-06 Устройство дл обнаружени м-последовательностей

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782676890A SU767991A1 (ru) 1978-10-06 1978-10-06 Устройство дл обнаружени м-последовательностей

Publications (1)

Publication Number Publication Date
SU767991A1 true SU767991A1 (ru) 1980-09-30

Family

ID=20790450

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782676890A SU767991A1 (ru) 1978-10-06 1978-10-06 Устройство дл обнаружени м-последовательностей

Country Status (1)

Country Link
SU (1) SU767991A1 (ru)

Similar Documents

Publication Publication Date Title
JPH04211547A (ja) 同期回路
KR950035221A (ko) 소프트 심볼 생성 방법 및 회로
SU767991A1 (ru) Устройство дл обнаружени м-последовательностей
US5764876A (en) Method and device for detecting a cyclic code
KR100204564B1 (ko) 업/다운 계수기를 이용한 고속 상관기
JPS58170117A (ja) 直列並列・並列直列変換回路
RU2007032C1 (ru) Устройство для формирования элементов мультипликативных групп полей галуа gf (p)
RU2015537C1 (ru) Умножитель на два по модулю
SU1720165A1 (ru) Устройство дл приема дискретных сигналов в каналах с пам тью
RU2115248C1 (ru) Устройство фазового пуска
SU1578836A1 (ru) Формирователь квазиоптимальных дискретно-частотных сигналов
SU767990A1 (ru) Устройство дл обнаружени м-последовательностей
RU2012148C1 (ru) Приемное устройство последовательностей максимальной длины
SU1499445A1 (ru) Генератор импульсных последовательностей
SU1363515A1 (ru) Устройство дл передачи информации псевдослучайными сигналами
SU1539774A1 (ru) Генератор псевдослучайной последовательности
SU871314A2 (ru) Дискретный согласованный фильтр
SU853819A1 (ru) Устройство дл приема многопозиционныхСлОжНыХ СигНАлОВ
SU374643A1 (ru) Реверсивный десятичный счетчик
SU924704A1 (ru) Устройство дл возведени в куб
SU1403380A2 (ru) Декодирующее устройство
GB1530406A (en) Detection of errors in digital signals
SU554631A1 (ru) Устройство циклового фазировани дл приема двоичной информации
SU843215A1 (ru) Декодирующий накопитель
JPS54132145A (en) False random code generator