JPH05307616A

JPH05307616A - 半導体装置

Info

Publication number: JPH05307616A
Application number: JP13767292A
Authority: JP
Inventors: Naomiki Mitsuishi; 直幹三ツ石; Atsushi Hirose; 敦廣瀬
Original assignee: Hitachi Microcomputer System Ltd; Hitachi Ltd
Current assignee: Hitachi Microcomputer System Ltd; Hitachi Ltd
Priority date: 1992-04-30
Filing date: 1992-04-30
Publication date: 1993-11-19
Also published as: US5381556A; KR930022567A

Abstract

(57)【要約】【目的】プログラマブルＲＯＭの複数の書き込み方式
に対応しうるシングルチップマイクロコンピュータ等を
実現する。これにより、シングルチップマイクロコンピ
ュータ等の機能性・システム柔軟性を高め、マイクロコ
ンピュータを含むシステムの開発期間の縮小ならびに設
計・評価工数を削減を図る。【構成】プログラマブルＲＯＭ（ＰＲＯＭ）を内蔵し
かつ汎用の書き込み装置を用いてプログラマブルＲＯＭ
を書き込むためのＰＲＯＭモードを備えるシングルチッ
プマイクロコンピュータ等に、ＰＲＯＭモードにおける
書き込み方式を選択的に指定するための書き込み制御信
号ＣＯＮＴを設け、プログラマブルＲＯＭに供給される
アドレス信号及び／又は起動制御信号の数及び／又は組
み合わせを書き込み制御信号ＣＯＮＴに従って選択的に
切り換える機能を持たせる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は半導体装置に関し、例
えば、プログラマブルＲＯＭ（ＲｅａｄＯｎｌｙＭ
ｅｍｏｒｙ：読み出し専用メモリ）を内蔵しプログラマ
ブルＲＯＭの書き込みのためのＰＲＯＭモードを有する
シングルチップ型のマイクロコンピュータ等に利用して
特に有効な技術に関するものである。

【０００２】

【従来の技術】ストアドプログラム方式の中央処理装置
とプログラム格納用のＲＯＭやデータ格納用のＲＡＭ
（ランダムアクセスメモリ）ならびに入出力コントロー
ラ等とを同一半導体基板上に形成して、システムの低コ
スト化と信頼性向上とを図ったいわゆるシングルチップ
型のマイクロコンピュータがある。また、このようなマ
イクロコンピュータに内蔵されるＲＯＭをＥＰＲＯＭ
（ＥｒａｓａｂｌｅａｎｄＰｒｏｇｒａｍｍａｂｌｅ
ＲＯＭ：情報の消去・書き込み可能なＲＯＭ）等のプ
ログラマブルＲＯＭに置き換えるとともに、汎用の書き
込み装置（ＲＯＭライタ）を利用してプログラマブルＲ
ＯＭの書き込むを行うためのＰＲＯＭモードを設けるこ
とで、ユーザによるプログラムの書き込み・修正を可能
とし、システムの開発期間を短縮する方法が知られてい
る。このとき、マイクロコンピュータは、所定のピン変
換アダプタを介して書き込み装置に結合され、起動制御
信号が所定の組み合わせとされることで選択的にＰＲＯ
Ｍモードとされる。

【０００３】プログラマブルＲＯＭを内蔵しＰＲＯＭモ
ードを有するシングルチップマイクロコンピュータにつ
いては、例えば、平成２年３月、株式会社日立製作所発
行の『Ｈ８／３２５シリーズハードウエアマニュア
ル』に記載されている。

【０００４】

【発明が解決しようとする課題】汎用の書き込み装置に
は、プログラマブルＲＯＭの型式や記憶容量等に応じて
複数の書き込み方式が用意され、シングルチップマイク
ロコンピュータに内蔵されるプログラマブルＲＯＭの書
き込みも、その型式や記憶容量等に対応した書き込み方
式を選択的に指定して行われる。例えば、株式会社日立
製作所により提供されるＥＰＲＯＭに着目した場合、そ
の書き込み方式は、２５６キロビット以下の記憶容量を
有するものに適用されるいわゆる２５６キロタイプと、
１メガビット以上の記憶容量を有するものに適用される
いわゆる１メガタイプとがあり、マイクロコンピュータ
に内蔵されるプログラマブルＲＯＭの記憶容量が３２キ
ロバイト以下の場合２５６キロタイプの書き込み方式
が、また４８キロバイト以上の場合には１メガタイプの
書き込み方式がそれぞれ用いられる。

【０００５】プログラマブルＲＯＭを内蔵する従来のシ
ングルチップマイクロコンピュータでは、ＰＲＯＭモー
ドにおける入出力条件がプログラマブルＲＯＭの書き込
み方式に対応して固定的に設定され、書き込み装置とマ
イクロコンピュータとを結合するためのピン変換アダプ
タも、プログラマブルＲＯＭの書き込み方式に対応して
２種類が用意される。つまり、３２キロバイトのプログ
ラマブルＲＯＭを内蔵するシングルチップマイクロコン
ピュータでは、２５６キロタイプの書き込み方式によっ
てのみプログラマブルＲＯＭの書き込みが可能とされ、
４８キロバイトのプログラマブルＲＯＭを内蔵するシン
グルチップマイクロコンピュータでは、１メガタイプの
書き込み方式によってのみプログラマブルＲＯＭの書き
込みが可能とされる。このことは、ユーザに対する技術
負担を増大させるとともに、プログラマブルＲＯＭを内
蔵するシングルチップマイクロコンピュータの機能性や
システム柔軟性を低下させる結果となる。また、中央処
理装置や入出力コントローラ等が同一であるにもかかわ
らず内蔵するプログラマブルＲＯＭの記憶容量が異なる
マイクロコンピュータ間でのノウハウ移行を困難にし
て、システムの開発期間や設計・評価工数を増大させる
一因となる。

【０００６】この発明の目的は、プログラマブルＲＯＭ
の複数の書き込み方式に対応しうるシングルチップマイ
クロコンピュータ等を提供することにある。この発明の
他の目的は、プログラマブルＲＯＭを内蔵するシングル
チップマイクロコンピュータ等の機能性・システム柔軟
性を高め、マイクロコンピュータを含むシステムの開発
期間の縮小ならびに設計・評価工数の削減を図ることに
ある。

【０００７】この発明の前記ならびにその他の目的と新
規な特徴は、この明細書の記述及び添付図面から明らか
になるであろう。

【０００８】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、次
の通りである。すなわち、プログラマブルＲＯＭを内蔵
するシングルチップマイクロコンピュータ等に、ＰＲＯ
Ｍモードにおける書き込み方式を選択的に指定するため
の書き込み制御信号を設け、内蔵するプログラマブルＲ
ＯＭに供給されるアドレス信号及び／又は起動制御信号
の数及び／又は組み合わせを上記書き込み制御信号に従
って選択的に切り換える機能を持たせる。

【０００９】

【作用】上記手段によれば、内蔵するプログラマブルＲ
ＯＭの型式及び記憶容量等に関係なく、プログラマブル
ＲＯＭの複数の書き込み方式に対応しうるシングルチッ
プマイクロコンピュータ等を実現できる。その結果、ユ
ーザの技術負担を軽減できるとともに、プログラマブル
ＲＯＭを内蔵するシングルチップマイクロコンピュータ
等の機能性・システム柔軟性を高め、マイクロコンピュ
ータを含むシステムの開発期間の縮小と設計・評価工数
の削減とを図ることができる。

【００１０】

【実施例】図１には、この発明が適用されたシングルチ
ップマイクロコンピュータの第１の実施例のブロック図
が示され、図１５には、その一実施例の動作モード設定
条件が示されている。これらの図をもとに、この実施例
のマイクロコンピュータの構成及び動作の概要について
説明する。なお、図１の各ブロックを構成する回路素子
は、公知の半導体集積回路の製造技術により、単結晶シ
リコンのような１個の半導体基板上に形成される。ま
た、以下の図面では、マイクロコンピュータ及びプログ
ラマブルＲＯＭの入出力信号や回路等のうちこの発明に
直接関係ない部分については割愛して示される。

【００１１】図１において、この実施例のシングルチッ
プマイクロコンピュータは、いわゆるストアドプログラ
ム方式の中央処理装置ＣＰＵと、図示されないシステム
バスを介して上記中央処理装置ＣＰＵに結合されるプロ
グラマブルＲＯＭ（ＰＲＯＭ：記憶手段）及びランダム
アクセスメモリＲＡＭならびに入出力コントローラＩＯ
Ｃを備える。このうち、中央処理装置ＣＰＵは、プログ
ラマブルＲＯＭに格納されるプログラムに従ってステッ
プ制御され、所定の演算処理を行うとともに、マイクロ
コンピュータの各部を統括・制御する。

【００１２】一方、プログラマブルＲＯＭは、特に制限
されないが、３２キロバイト又は４８キロバイトの記憶
容量を有するＥＰＲＯＭによって構成され、中央処理装
置ＣＰＵの制御に必要なプログラムや固定データを格納
する。また、ランダムアクセスメモリＲＡＭは、例えば
スタティック型ＲＡＭによって構成され、中央処理装置
ＣＰＵによる演算結果や制御データ等を一時的に格納す
る。さらに、入出力コントローラＩＯＣは、複数の入出
力チャンネルを備え、マイクロコンピュータの外部に結
合される各種入出力装置と中央処理装置ＣＰＵ又はラン
ダムアクセスメモリＲＡＭとの間のデータ授受を統括・
制御する。

【００１３】この実施例のマイクロコンピュータは、さ
らに、外部装置とのインタフェースとなる９個の入出力
ポートＰ１〜Ｐ９と１個のステータスコントローラＳＴ
Ｃとを備える。このうち、入出力ポートＰ１は、アドレ
ス入力端子Ａ０〜Ａ７となる８個の外部端子Ｐ１０〜Ｐ
１７に結合され、入出力ポートＰ１は、同じくアドレス
入力端子Ａ８〜Ａ１５となる８個の外部端子Ｐ２０〜Ｐ
２７に結合される。また、入出力ポートＰ３は、データ
入出力端子Ｄ０〜Ｄ７となる８個の外部端子Ｐ３０〜Ｐ
３７に結合され、入出力ポートＰ９は、それぞれアドレ
ス入力端子Ａ１６，チップイネーブル信号入力端子Ｃ
Ｅ，出力イネーブル信号入力端子ＯＥ，プログラム信号
入力端子ＰＧＭ及び書き込み制御信号入力端子ＣＯＮＴ
となる５個の外部端子Ｐ９０〜Ｐ９４に結合される。そ
して、ステータスコントローラＳＴＣは、マイクロコン
ピュータの起動制御信号が入力される４個の外部端子す
なわちモード制御信号入力端子ＭＤ０及びＭＤ１ならび
にリセット信号入力端子ＲＥＳ及びスタンバイ信号入力
端子ＳＴＢＹに結合される。

【００１４】この実施例において、マイクロコンピュー
タは、汎用の書き込み装置を利用してプログラマブルＲ
ＯＭの書き込みを行うためのＰＲＯＭモードを有し、Ｐ
ＲＯＭモードにおけるプログラマブルＲＯＭのプログラ
ムつまり書き込みに際して２種類の書き込み方式を選択
的に指定することができる。すなわち、マイクロコンピ
ュータは、図１５に示されるように、モード制御信号Ｍ
Ｄ０及びＭＤ１ならびにスタンバイ信号ＳＴＢＹがとも
にロウレベル（Ｌ）とされることでＰＲＯＭモードとさ
れる。そして、このとき書き込み制御信号ＣＯＮＴがロ
ウレベルであると、書き込み装置によるプログラマブル
ＲＯＭの書き込みは２５６キロタイプで行われ、ハイレ
ベル（Ｈ）であると１メガタイプで行われる。なお、マ
イクロコンピュータに内蔵されるプログラマブルＲＯＭ
の記憶容量は、前述のように、システム構成に対応して
選択的に３２キロバイト又は４８キロバイトとされる
が、マイクロコンピュータのＰＲＯＭモードにおける書
き込み方式は、プログラマブルＲＯＭの記憶容量を意識
することなく設定することができる。

【００１５】マイクロコンピュータがＰＲＯＭモードと
されるとき、リセット信号入力端子ＲＥＳには＋１２．
５Ｖ（ボルト）のような書き込み電圧ＶＰＰが供給され
る。プログラマブルＲＯＭでは、マイクロコンピュータ
の書き込み方式が２５６キロタイプとされるとき、後述
する内部制御信号Ｔ１及びＴ２がそれぞれロウレベル及
びハイレベルとされ、１メガタイプとされるとき、それ
ぞれハイレベル及びロウレベルとされる。内部制御信号
Ｔ１２は、２５６キロタイプ及び１メガタイプの書き込
み方式においてともにハイレベルとされ、マイクロコン
ピュータがＰＲＯＭモード以外の動作モードとされると
きロウレベルとされる。

【００１６】ところで、この実施例のマイクロコンピュ
ータが形成される半導体基板（チップ）は、特に制限さ
れないが、紫外線用の照射窓を備えるＤＩＰ（Ｄｕａｌ
Ｉｎ−ｌｉｎｅＰａｃｋａｇｅ）型のパッケージに
封入される。マイクロコンピュータが２５６キロタイプ
でＰＲＯＭモードとされるとき、マイクロコンピュータ
のパッケージは、後述する図６の２５６キロタイプのピ
ン変換アダプタを介して書き込み装置のソケットにセッ
トされ、１メガタイプでＰＲＯＭモードとされるときに
は、後述する図７の１メガタイプのピン変換アダプタを
介して書き込み装置にセットされる。言うまでもなく、
マイクロコンピュータのプログラマブルＲＯＭに格納さ
れるプログラム等の記憶データは、パッケージの照射窓
を介して所定の紫外線が照射されることにより一斉に消
去される。

【００１７】図２には、図１のシングルチップマイクロ
コンピュータに内蔵されるプログラマブルＲＯＭの第１
の実施例のブロック図が示されている。また、図３に
は、図２のプログラマブルＲＯＭが３２キロバイトのＥ
ＰＲＯＭによって構成される場合のメモリ制御回路ＭＣ
の一実施例の部分的な回路図が示され、図４には、図２
のプログラマブルＲＯＭが４８キロバイトのＥＰＲＯＭ
によって構成される場合のメモリ制御回路ＭＣの一実施
例の部分的な回路図が示されている。さらに、図５に
は、図２のプログラマブルＲＯＭの一実施例のアドレス
割付図が示されている。加えて、図１６及び図１７に
は、プログラマブルＲＯＭが３２キロバイトのＥＰＲＯ
Ｍによって構成されかつマイクロコンピュータが２５６
キロタイプ及び１メガタイプでＰＲＯＭモードとされる
場合の一実施例の動作モード設定条件がそれぞれ示さ
れ、図１８及び図１９には、プログラマブルＲＯＭが４
８キロバイトのＥＰＲＯＭによって構成されかつマイク
ロコンピュータが２５６キロタイプ及び１メガタイプで
ＰＲＯＭモードとされる場合の一実施例の動作モード設
定条件がそれぞれ示されている。これらの図をもとに、
この実施例のプログラマブルＲＯＭの構成及び動作の概
要ならびにその特徴について説明する。なお、以下のア
ドレス割付図において、マイクロコンピュータのアドレ
ス空間は、アドレス信号の４ビットを単位として１６進
数で表される。

【００１８】図２において、プログラマブルＲＯＭは、
例えばＦＡＭＯＳ（ＦｌｏａｔｉｎｇｇａｔｅＡｖ
ａｌａｎｃｈｅｉｎｇｅｃｔｉｏｎＭＯＳ）型のメ
モリセルが格子状に配置されてなるメモリアレイＭＡＲ
Ｙをその基本構成とする。メモリアレイＭＡＲＹの同一
の列に配置される所定数のメモリセルのドレインは、対
応するデータ線にそれぞれ共通結合され、同一の行に配
置される所定数のメモリセルのゲートは、対応するワー
ド線にそれぞれ共通結合される。

【００１９】メモリアレイＭＡＲＹを構成するワード線
は、アドレスデコーダＡＤに結合され択一的にハイレベ
ルの選択状態とされる。また、データ線は、アドレスデ
コーダＡＤにより８本ずつ選択され、共通データ線ＣＤ
０〜ＣＤ７を介してリードライト回路ＲＷＣの対応する
単位回路に接続される。アドレスデコーダＡＤには、入
力バッファＡＢ０〜ＡＢ７ならびにＡＢ８〜ＡＢ１４を
介して１５ビットのアドレス信号Ａ０〜Ａ１４が供給さ
れ、入力バッファＡＢ１５及びＡＢ１６ならびにアンド
ゲートＡＧ１及びＡＧ２を介して２ビットのアドレス信
号Ａ１５及びＡ１６が選択的に供給される。入力バッフ
ァＡＢ０〜ＡＢ１４の制御端子には、内部制御信号Ｔ１
２が共通に供給され、入力バッファＡＢ１５及びＡＢ１
６の制御端子には、内部制御信号Ｔ１が共通に供給され
る。また、アンドゲートＡＧ１及びＡＧ２の一方の入力
端子には、入力バッファＡＢ１５及びＡＢ１６の出力信
号がそれぞれ供給され、その他方の入力端子には、内部
制御信号Ｔ２が共通に供給される。なお、内部制御信号
Ｔ１及びＴ２は、前述のように、マイクロコンピュータ
が１メガタイプ及び２５６キロタイプでＰＲＯＭモード
とされるときそれぞれ選択的にハイレベルとされ、内部
制御信号Ｔ１２は、いずれかの書き込み方式でＰＲＯＭ
モードとされるとき選択的にハイレベルとされる。

【００２０】入力バッファＡＢ０〜ＡＢ１４は、マイク
ロコンピュータが２５６キロタイプ又は１メガタイプで
ＰＲＯＭモードとされ内部制御信号Ｔ１２がハイレベル
とされるとき、入出力ポートＰ１及びＰ２を介して入力
される１５ビットのアドレス信号Ａ０〜Ａ１４をアドレ
スデコーダＡＤに伝達する。また、入力バッファＡＢ１
５及びＡＢ１６は、マイクロコンピュータが１メガタイ
プでＰＲＯＭモードとされ内部制御信号Ｔ１がハイレベ
ルとされるとき、入出力ポートＰ２及びＰ９を介して入
力される２ビットのアドレス信号Ａ１５及びＡ１６を対
応するアンドゲートＡＧ１及びＡＧ２の一方の入力端子
に伝達する。アンドゲートＡＧ１及びＡＧ２は、内部制
御信号Ｔ２がロウレベルとされるとき、言い換えるなら
ばマイクロコンピュータが２５６キロタイプでＰＲＯＭ
モードとされないことを条件に、入力バッファＡＢ１５
及びＡＢ１６を介して入力されるアドレス信号Ａ１５及
びＡ１６をアドレスデコーダＡＤに選択的に伝達する。

【００２１】その結果、この実施例のプログラマブルＲ
ＯＭは、図５に示されるように、マイクロコンピュータ
が２５６キロタイプでＰＲＯＭモードとされるとき、１
５ビットのアドレス信号Ａ０〜Ａ１４により選択的に指
定される３２キロバイトのアドレス空間Ｈ’００００〜
Ｈ’７ＦＦＦを有し、マイクロコンピュータが１メガタ
イプでＰＲＯＭモードとされるとき、１７ビットのアド
レス信号Ａ０〜Ａ１６により選択的に指定される４８キ
ロバイトのアドレス空間Ｈ’００００〜Ｈ’ＢＦＦＦを
有するものとなる。なお、末尾のアドレスＨ’ＦＦＦＦ
に近い所定数のアドレス空間は、ランダムアクセスメモ
リＲＡＭ及び入出力コントローラＩＯＣに割り付けられ
る。また、プログラマブルＲＯＭは、前述のように、３
２キロバイト又は４８キロバイトの記憶容量を有するＥ
ＰＲＯＭにより構成され、起動制御信号の組み合わせは
その記憶容量によって異なるが、起動制御信号の組み合
わせの変更は、後述するメモリ制御回路ＭＣにおいて行
われる。

【００２２】次に、リードライト回路ＲＷＣは、共通デ
ータ線ＣＤ０〜ＣＤ７に対応して設けられる８個の単位
回路を備え、これらの単位回路は、それぞれ１個のライ
トアンプ及びリードアンプを含む。このうち、各ライト
アンプの入力端子は、対応する入力バッファＤＩＢ０〜
ＤＩＢ７の出力端子に結合され、その出力端子は、対応
する共通データ線ＣＤ０〜ＣＤ７に結合される。また、
各リードアンプの入力端子は、対応する共通データ線Ｃ
Ｄ０〜ＣＤ７に結合され、その出力端子は、対応する出
力バッファＤＯＢ０〜ＤＯＢ７の入力端子に結合され
る。入力バッファＤＩＢ０〜ＤＩＢ７の入力端子ならび
に出力バッファＤＯＢ０〜ＤＯＢ７の出力端子は、対応
する実質的なデータ入出力端子Ｄ０〜Ｄ７にそれぞれ共
通結合される。入力バッファＤＩＢ０〜ＤＩＢ７ならび
に出力バッファＤＯＢ０〜ＤＯＢ７の制御端子には、内
部制御信号Ｔ１２が共通に供給される。

【００２３】リードライト回路ＲＷＣには、さらにメモ
リ制御回路ＭＣから所定の内部制御信号が供給される。
このメモリ制御回路ＭＣには、内部制御信号Ｔ１及びＴ
２が供給されるとともに、入力バッファＰＧＭＢからア
ンドゲートＡＧ３を介して起動制御信号となるプログラ
ム信号ＰＧＭが選択的に供給され、入力バッファＣＥＢ
及びＯＥＢを介してやはり起動制御信号となるチップイ
ネーブル信号ＣＥ及び出力イネーブル信号ＯＥが供給さ
れる。入力バッファＰＧＭＢの制御端子には、内部制御
信号Ｔ１が供給され、その出力信号は、アンドゲートＡ
Ｇ３の一方の入力端子に供給される。アンドゲートＡＧ
３の他方の入力端子には、内部制御信号Ｔ２が供給さ
れ、入力バッファＣＥＢ及びＯＥＢの制御端子には、内
部制御信号Ｔ１２が共通に供給される。これにより、プ
ログラム信号ＰＧＭは、マイクロコンピュータが１メガ
タイプでＰＲＯＭモードとされるとき、内部制御信号ｐ
ｇｍとして選択的にメモリ制御回路ＭＣに伝達され、チ
ップイネーブル信号ＣＥ及び出力イネーブル信号ＯＥ
は、マイクロコンピュータが２５６キロタイプ又は１メ
ガタイプのいずれかでＰＲＯＭモードとされるとき、内
部制御信号ｃｅ又はｏｅとして選択的にメモリ制御回路
ＭＣに伝達される。

【００２４】ここで、メモリ制御回路ＭＣは、プログラ
マブルＲＯＭが３２キロバイトのＥＰＲＯＭによって構
成されるとき、図３に示されるように、内部制御信号ｃ
ｅ及びｏｅならびにｐｇｍを所定の組み合わせで受ける
２個のアンドゲートＡＧ４及びＡＧ５を含む。このう
ち、アンドゲートＡＧ４の第１の入力端子には、内部制
御信号ｃｅの反転信号が供給され、その第２及び第３の
入力端子には、内部制御信号ｏｅの非反転信号ならびに
内部制御信号ｐｇｍの反転信号がそれぞれ供給される。
また、アンドゲートＡＧ５の第１の入力端子には、内部
制御信号ｃｅの反転信号が供給され、その第２及び第３
の入力端子には、内部制御信号ｏｅの反転信号ならびに
内部制御信号ｐｇｍの非反転信号がそれぞれ供給され
る。これにより、アンドゲートＡＧ４の出力信号は、内
部制御信号ｃｅ及びｐｇｍがともにロウレベルとされ内
部制御信号ｏｅがハイレベルとされることを条件に選択
的にハイレベルとされ、アンドゲートＡＧ５の出力信号
は、内部制御信号ｃｅ及びｏｅがともにロウレベルとさ
れ内部制御信号ｐｇｍがハイレベルとされることを条件
に選択的にハイレベルとされる。

【００２５】アンドゲートＡＧ４の出力信号は、インバ
ータＮ１及び出力バッファＥＣＢ１を経た後、プログラ
マブルＲＯＭの実質的な起動制御信号となる内部制御信
号ＥＣＥとしてリードライト回路ＲＷＣに供給される。
また、アンドゲートＡＧ５の出力信号は、インバータＮ
１及び出力バッファＥＯＢ１を経た後、プログラマブル
ＲＯＭの実質的な起動制御信号となる内部制御信号ＥＯ
Ｅとしてリードライト回路ＲＷＣに供給される。出力バ
ッファＥＣＢ１及びＥＯＢ１の制御端子には、内部制御
信号Ｔ１が共通に供給される。出力バッファＥＣＢ１の
出力端子には、出力バッファＥＣＢ２の出力端子が共通
結合され、出力バッファＥＯＢ１の出力端子には、出力
バッファＥＯＢ２の出力端子が共通結合される。出力バ
ッファＥＣＢ２の入力端子には、内部制御信号ｃｅが供
給され、出力バッファＥＯＢ２の入力端子には、内部制
御信号ｏｅが供給される。これらの出力バッファＥＣＢ
２及びＥＯＢ２の制御端子には、内部制御信号Ｔ２が共
通に供給される。

【００２６】これらのことから、マイクロコンピュータ
が２５６キロタイプでＰＲＯＭモードとされ内部制御信
号Ｔ２がハイレベルとされるとき、プログラマブルＲＯ
Ｍの実質的な起動制御信号となる内部制御信号ＥＣＥ及
びＥＯＥは、図１６に示されるように、内部制御信号ｃ
ｅ及びｏｅつまりはチップイネーブル信号ＣＥ及び出力
イネーブル信号ＯＥに従ってハイレベル又はロウレベル
とされる。プログラマブルＲＯＭは、内部制御信号ＥＣ
Ｅがロウレベルとされ内部制御信号ＥＯＥがハイレベル
とされるとき、プログラムモードとされ、データ入出力
端子Ｄ０〜Ｄ７を介して供給される８ビットの書き込み
データをメモリアレイＭＡＲＹの選択された８個のメモ
リセルに書き込む。また、内部制御信号ＥＣＥがハイレ
ベルとされ内部制御信号ＥＯＥがロウレベルとされると
き、ベリファイモードとされ、メモリアレイＭＡＲＹの
選択された８個のメモリセルから出力される８ビットの
読み出しデータをデータ入出力端子Ｄ０〜Ｄ７を介して
送出する。内部制御信号ＥＣＥ及びＥＯＥがともにハイ
レベル又はロウレベルとされるとき、プログラマブルＲ
ＯＭは禁止状態すなわち非選択状態とされ、その動作を
停止する。

【００２７】一方、マイクロコンピュータが１メガタイ
プでＰＲＯＭモードとされ内部制御信号Ｔ１がハイレベ
ルとされるとき、プログラマブルＲＯＭの実質的な起動
制御信号となる内部制御信号ＥＣＥ及びＥＯＥは、図１
７に示されるように、内部制御信号ｃｅ及びｐｇｍすな
わちチップイネーブル信号ＣＥ及びプログラム信号ＰＧ
Ｍがともにロウレベルとされ内部制御信号ｏｅすなわち
出力イネーブル信号ＯＥがハイレベルとされるとき、そ
れぞれロウレベル及びハイレベルとされる。これによ
り、３２キロバイトのプログラマブルＲＯＭはプログラ
ムモードとされ、データ入出力端子Ｄ０〜Ｄ７を介して
供給される８ビットの書き込みデータをメモリアレイＭ
ＡＲＹの選択された８個のメモリセルに書き込む。

【００２８】内部制御信号ｃｅ及びｏｅがともにロウレ
ベルとされ内部制御信号ｐｇｍがハイレベルとされると
き、内部制御信号ＥＣＥ及びＥＯＥはそれぞれハイレベ
ル及びロウレベルとされる。これにより、３２キロバイ
トのプログラマブルＲＯＭはベリファイモードとされ、
メモリアレイＭＡＲＹの選択された８個のメモリセルか
ら出力される８ビットの読み出しデータをデータ入出力
端子Ｄ０〜Ｄ７を介して送出する。内部制御信号ｃｅ及
びｏｅならびにｐｇｍがその他の組み合わせとされると
き、内部制御信号ＥＣＥ及びＥＯＥはともにハイレベル
とされ、プログラマブルＲＯＭはすべて禁止状態すなわ
ち非選択状態とされる。

【００２９】次に、プログラマブルＲＯＭが４８キロバ
イトのＥＰＲＯＭによって構成される場合、メモリ制御
回路ＭＣは、図４に示されるように、内部制御信号ｃｅ
及びｏｅを所定の組み合わせで受ける２個のアンドゲー
トＡＧ６及びＡＧ７を含む。このうち、アンドゲートＡ
Ｇ６の一方の入力端子には、内部制御信号ｃｅの非反転
信号が供給され、その他方の入力端子には、内部制御信
号ｏｅの反転信号が供給される。また、アンドゲートＡ
Ｇ７の一方の入力端子には、内部制御信号ｃｅの反転信
号が供給され、その他方の入力端子には、内部制御信号
ｏｅの非反転信号が供給される。これにより、アンドゲ
ートＡＧ６の出力信号は、内部制御信号ｃｅつまりはチ
ップイネーブル信号ＣＥがハイレベルとされ内部制御信
号ｏｅつまりは出力イネーブル信号ＯＥがロウレベルと
されることを条件に選択的にハイレベルとされ、アンド
ゲートＡＧ６の出力信号は、逆に内部制御信号ｃｅがロ
ウレベルとされ内部制御信号ｏｅがハイレベルとされる
ことを条件に選択的にハイレベルとされるものとなる。

【００３０】アンドゲートＡＧ６の出力信号は、ノアゲ
ートＮＯＧ１の一方の入力端子に供給されるとともに、
インバータＮ３及び出力バッファＥＯＢ４を経た後、プ
ログラマブルＲＯＭの実質的な起動制御信号となる内部
制御信号ＥＯＥとしてリードライト回路ＲＷＣに供給さ
れる。同様に、アンドゲートＡＧ７の出力信号は、ノア
ゲートＮＯＧ１の他方の入力端子に供給されるととも
に、インバータＮ４及び出力バッファＥＰＢ２を経た
後、プログラマブルＲＯＭの実質的な起動制御信号とな
る内部制御信号ＥＯＥとしてリードライト回路ＲＷＣに
供給される。ノアゲートＮＯＧ１の出力信号は、出力バ
ッファＥＣＢ４を経た後、プログラマブルＲＯＭの実質
的な起動制御信号となる内部制御信号ＥＣＥとしてリー
ドライト回路ＲＷＣに供給される。これらの出力バッフ
ァＥＣＢ４及びＥＯＢ４ならびにＥＰＢ２の制御端子に
は、前記内部制御信号Ｔ２が共通に供給される。

【００３１】出力バッファＥＣＢ４の出力端子は、出力
バッファＥＣＢ３の出力端子に共通結合され、出力バッ
ファＥＯＢ４及びＥＰＢ２の出力端子は、出力バッファ
ＥＯＢ３及びＥＰＢ１の出力端子にそれぞれ共通結合さ
れる。出力バッファＥＣＢ３の入力端子には、内部制御
信号ｃｅが供給され、出力バッファＥＯＢ３及びＥＰＢ
１の入力端子には、内部制御信号ｏｅ及びｐｇｍがそれ
ぞれ供給される。出力バッファＥＣＢ３及びＥＯＢ３な
らびにＥＰＢ１の制御端子には、前記内部制御信号Ｔ１
が共通に供給される。

【００３２】これらの結果、マイクロコンピュータが２
５６キロタイプでＰＲＯＭモードとされ内部制御信号Ｔ
２がハイレベルとされるとき、プログラマブルＲＯＭの
実質的な起動制御信号となる内部制御信号ＥＣＥ及びＥ
ＯＥならびにＥＰＧＭは、図１８に示されるように、内
部制御信号ｃｅすなわちチップイネーブル信号ＣＥがロ
ウレベルとされ内部制御信号ｏｅすなわち出力イネーブ
ル信号ＯＥがハイレベルとされることで、それぞれロウ
レベル及びハイレベルならびにロウレベルとされる。こ
れにより、４８キロバイトのプログラマブルＲＯＭはプ
ログラムモードとされ、データ入出力端子Ｄ０〜Ｄ７を
介して供給される８ビットの書き込みデータをメモリア
レイＭＡＲＹの選択された８個のメモリセルに書き込
む。

【００３３】内部制御信号ｃｅすなわちがハイレベルと
され内部制御信号ｏｅがロウレベルとされるとき、内部
制御信号ＥＣＥ及びＥＯＥならびにＥＰＧＭは、それぞ
れロウレベル及びロウレベルならびにハイレベルとされ
る。これにより、４８キロバイトのプログラマブルＲＯ
Ｍはベリファイモードとされ、メモリアレイＭＡＲＹの
選択された８個のメモリセルから出力される８ビットの
読み出しデータをデータ入出力端子Ｄ０〜Ｄ７を介して
送出する。内部制御信号ｃｅ及びｏｅがともにハイレベ
ルあるいはロウレベルとされるとき、内部制御信号ＥＣ
Ｅ及びＥＯＥならびにＥＰＧＭはすべてハイレベルとさ
れ、プログラマブルＲＯＭは禁止状態すなわち非選択状
態とされる。

【００３４】一方、マイクロコンピュータが１メガタイ
プでＰＲＯＭモードとされ内部制御信号Ｔ１がハイレベ
ルとされるとき、プログラマブルＲＯＭの実質的な起動
制御信号となる内部制御信号ＥＣＥ及びＥＯＥならびに
ＥＰＧＭは、図１９に示されるように、対応する内部制
御信号ｃｅ及びｏｅならびにｐｇｍつまりはチップイネ
ーブル信号ＣＥ及び出力イネーブル信号ＯＥならびにプ
ログラム信号ＰＧＭに従ってハイレベル又はロウレベル
とされる。４８キロバイトのプログラマブルＲＯＭは、
内部制御信号ＥＣＥ及びＥＰＧＭがともにロウレベルと
され内部制御信号ＥＯＥがハイレベルとされることで、
プログラムモードとされ、データ入出力端子Ｄ０〜Ｄ７
を介して供給される８ビットの書き込みデータをメモリ
アレイＭＡＲＹの選択された８個のメモリセルに書き込
む。また、内部制御信号ＥＣＥ及びＥＯＥがともにロウ
レベルとされ内部制御信号ＥＰＧＭがハイレベルとされ
ることで、ベリファイモードとされ、メモリアレイＭＡ
ＲＹの選択された８個のメモリセルから出力される８ビ
ットの読み出しデータをデータ入出力端子Ｄ０〜Ｄ７を
介して送出する。内部制御信号ＥＣＥ及びＥＯＥならび
にＥＰＧＭがその他の組み合わせとされるとき、プログ
ラマブルＲＯＭはすべて禁止状態すなわち非選択状態と
され、その動作を停止する。

【００３５】図６には、図１のマイクロコンピュータが
２５６キロタイプでＰＲＯＭモードとされるときマイク
ロコンピュータと書き込み装置（ＲＯＭライタ）との結
合に用いられる２５６キロタイプのピン変換アダプタの
一実施例の接続図が示されている。また、図７には、図
１のマイクロコンピュータが１メガタイプでＰＲＯＭモ
ードとされるときマイクロコンピュータと書き込み装置
との結合に用いられる１メガタイプのピン変換アダプタ
の一実施例の接続図が示されている。これらの図をもと
に、この実施例のマイクロコンピュータのＰＲＯＭモー
ドで用いられるピン変換アダプタの接続形態とその特徴
について説明する。なお、図６及び図７を含む以下のピ
ン変換アダプタの接続図では、この発明に直接関係のな
いマイクロコンピュータ側端子が省略して示される。

【００３６】図６において、２５６キロタイプのピン変
換アダプタは、その一方において、ＤＩＰパッケージの
６４端子のマイクロコンピュータを搭載すべくソケット
形態とされ、その他方において、書き込み装置のソケッ
トに搭載されるべく２８個の外部端子（ピン）を有す
る。これらの外部端子は、その数が２５６キロビットの
ＥＰＲＯＭと同数とされ、同一配置とされる。ピン変換
アダプタの内部では、ソケット側つまりマイクロコンピ
ュータ側の端子と書き込み装置側の外部端子とが所定の
組み合わせをもって結合される。

【００３７】すなわち、マイクロコンピュータ側のリセ
ット信号入力端子ＲＥＳは、書き込み装置（ＲＯＭライ
タ）側の書き込み電圧供給端子ＶＰＰに結合され、マイ
クロコンピュータの入出力ポートＰ１の端子Ｐ１０〜Ｐ
１７は、書き込み装置側のアドレス入力端子Ａ０〜Ａ７
にそれぞれ結合される。また、マイクロコンピュータの
入出力ポートＰ２の端子Ｐ２０〜Ｐ２６は、書き込み装
置側のアドレス入力端子Ａ８〜Ａ１４にそれぞれ結合さ
れ、入出力ポートＰ３の端子３０〜３７は、書き込み装
置側のデータ入出力端子Ｄ０〜Ｄ７にそれぞれ結合され
る。そして、マイクロコンピュータの入出力ポートＰ９
の端子Ｐ９１及び９２は、書き込み装置側のチップイネ
ーブル信号入力端子ＣＥ及び出力イネーブル信号入力端
子ＯＥにそれぞれ結合され、マイクロコンピュータ側の
電源電圧供給端子ＶＣＣは、書き込み装置側の電源電圧
供給端子ＶＣＣに結合される。さらに、マイクロコンピ
ュータの入出力ポートＰ９の端子９４すなわち書き込み
制御信号供給端子ＣＯＮＴは、モード制御信号入力端子
ＭＤ０及びＭＤ１ならびにスタンバイ信号入力端子ＳＴ
ＢＹとともに接地電位供給端子ＶＳＳに共通結合された
後、書き込み装置側の接地電位供給端子ＶＳＳに結合さ
れる。なお、マイクロコンピュータの入出力ポートＰ２
の端子Ｐ２７ならびに入出力ポートＰ９の端子９０及び
９３は、ともに開放（ＯＰＥＮ）状態とされる。

【００３８】これらの結果、マイクロコンピュータは、
モード制御信号ＭＤ０及びＭＤ１ならびにスタンバイ信
号ＳＴＢＹがともに接地電位ＶＳＳのようなロウレベル
とされることでＰＲＯＭモードとされ、さらに書き込み
制御信号ＣＯＮＴが接地電位ＶＳＳのようなロウレベル
とされることでそのプログラムモードは２５６キロタイ
プとされる。これにより、マイクロコンピュータは、２
５６キロビットのＥＰＲＯＭと同一のインタフェースを
持つものとなり、汎用の書き込み装置の制御を受けてプ
ログラマブルＲＯＭの書き込みつまりプログラムを実行
し、書き込みが正常に行われたことを確認するための読
み出し動作を実行する。

【００３９】一方、１メガタイプのピン変換アダプタ
は、図７に示されるように、その一方において、ＤＩＰ
パッケージの６４端子のマイクロコンピュータを搭載す
べくソケット形態とされ、その他方において、書き込み
装置のソケットに搭載されるべく３２個の外部端子（ピ
ン）を有する。これらの外部端子は、その数が１メガビ
ットのＥＰＲＯＭと同数とされ、同一配置とされる。ピ
ン変換アダプタの内部では、ソケット側つまりマイクロ
コンピュータ側の端子と書き込み装置側の外部端子とが
所定の組み合わせをもって結合される。

【００４０】すなわち、マイクロコンピュータ側のリセ
ット信号入力端子ＲＥＳは、書き込み装置側の書き込み
電圧供給端子ＶＰＰに結合され、マイクロコンピュータ
の入出力ポートＰ１の端子Ｐ１０〜Ｐ１７は、書き込み
装置側のアドレス入力端子Ａ０〜Ａ７にそれぞれ結合さ
れる。また、マイクロコンピュータの入出力ポートＰ２
の端子Ｐ２０〜Ｐ２７は、書き込み装置側のアドレス入
力端子Ａ８〜Ａ１５にそれぞれ結合され、入出力ポート
Ｐ３の端子３０〜３７は、書き込み装置側のデータ入出
力端子Ｄ０〜Ｄ７にそれぞれ結合される。そして、マイ
クロコンピュータの入出力ポートＰ９の端子Ｐ９０〜９
３は、書き込み装置側のアドレス入力端子Ａ１６，チッ
プイネーブル信号入力端子ＣＥ，出力イネーブル信号入
力端子ＯＥならびにプログラム信号入力端子ＰＧＭにそ
れぞれ結合され、マイクロコンピュータの入出力ポート
Ｐ９の端子９４すなわち書き込み制御信号入力端子ＣＯ
ＮＴは、その電源電圧供給端子ＶＣＣに共通結合された
後、書き込み装置側の電源電圧供給端子ＶＣＣに結合さ
れる。さらに、マイクロコンピュータ側のモード制御信
号入力端子ＭＤ０及びＭＤ１ならびにスタンバイ信号入
力端子ＳＴＢＹは、その接地電位供給端子ＶＳＳに共通
結合された後、書き込み装置側の接地電位供給端子ＶＳ
Ｓに結合される。

【００４１】これらの結果、マイクロコンピュータは、
モード制御信号ＭＤ０及びＭＤ１ならびにスタンバイ信
号ＳＴＢＹがともに接地電位ＶＳＳのようなロウレベル
とされることでＰＲＯＭモードとされ、さらに書き込み
制御信号ＣＯＮＴが電源電圧ＶＣＣのようなハイレベル
とされることでそのプログラムモードが１メガタイプと
される。これにより、マイクロコンピュータは、１メガ
ビットのＥＰＲＯＭと同一のインタフェースを持つもの
とされ、汎用の書き込み装置の制御を受けてプログラマ
ブルＲＯＭの書き込みつまりプログラムを実行し、書き
込みが正常に行われたことを確認するための読み出し動
作を実行する。

【００４２】以上のように、この実施例のマイクロコン
ピュータは、ＰＲＯＭモードにおける書き込み方式を選
択的に指定するための書き込み制御信号ＣＯＮＴを備
え、内蔵するプログラマブルＲＯＭのアドレス信号及び
起動制御信号の数ならびに組み合わせを書き込み制御信
号ＣＯＮＴに従って選択的に切り換える機能を備える。
しかるに、この実施例のマイクロコンピュータは、内蔵
するプログラマブルＲＯＭの記憶容量に関係なく、２５
６キロタイプ又は１メガタイプの２種類の書き込み方式
に対応しうるものとされ、対応する所定のピン変換アダ
プタを介して汎用の書き込み装置に結合されることによ
り、プログラマブルＲＯＭの書き込み及び読み出しを行
うことができる。このため、ユーザは、その記憶容量を
意識することなくマイクロコンピュータに内蔵されるプ
ログラマブルＲＯＭの書き込みを行うことができるとと
もに、内蔵するプログラマブルＲＯＭの記憶容量が異な
るマイクロコンピュータ間において蓄積されたノウハウ
を容易に移行できるものとなる。これらの結果、ユーザ
に対する技術負担を軽減できるとともに、プログラマブ
ルＲＯＭを内蔵するシングルチップマイクロコンピュー
タの機能性・システム柔軟性を高め、マイクロコンピュ
ータを含むシステムの開発期間の縮小ならびに設計・評
価工数の削減を図ることができるものとなる。

【００４３】以上の本実施例に示されるように、この発
明をプログラマブルＲＯＭを内蔵しその書き込みのため
のＰＲＯＭモードを有するシングルチップ型のマイクロ
コンピュータ等に適用することで、次のような作用効果
が得られる。すなわち、（１）プログラマブルＲＯＭを内蔵するシングルチップ
マイクロコンピュータ等に、ＰＲＯＭモードにおける書
き込み方式を選択的に指定するための書き込み制御信号
を設け、内蔵するプログラマブルＲＯＭに供給されるア
ドレス信号及び／又は起動制御信号の数及び／又は組み
合わせを上記書き込み制御信号に従って選択的に切り換
える機能を持たせることで、その型式及び記憶容量等に
関係なく、内蔵するプログラマブルＲＯＭの複数の書き
込み方式に対応しうるシングルチップマイクロコンピュ
ータ等を実現できるという効果が得られる。（２）上記（１）項により、ユーザに対する技術負担を
軽減することができるという効果が得られる。（３）上記（１）項により、プログラマブルＲＯＭを内
蔵するシングルチップマイクロコンピュータ等の機能性
・システム柔軟性を高めることができるという効果が得
られる。（４）上記（１）項〜（３）項により、シングルチップ
マイクロコンピュータを含むシステムの開発期間を縮小
し、その設計・評価工数を削減することができるという
効果が得られる。

【００４４】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、この発明は、上記実
施例に限定されるものではなく、その要旨を逸脱しない
範囲で種々変更可能であることは言うまでもない。例え
ば、図１において、シングルチップマイクロコンピュー
タは、任意のブロック構成を採ることができるし、各入
出力ポートの外部端子の名称及び用途は、この実施例に
よる制約を受けない。また、書き込み制御信号ＣＯＮＴ
は、モード制御信号の一部として設けてもよいし、マイ
クロコンピュータのＰＲＯＭモードや書き込み方式を指
定するための起動制御信号の組み合わせは、種々の実施
形態を採りうる。

【００４５】プログラマブルＲＯＭの記憶容量や書き込
み及び読み出し時における制御方法は、任意に設定でき
る。また、プログラマブルＲＯＭは、例えば、電気的に
書き換え可能なＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌ
ｙＥｒａｓａｂｌｅａｎｄＰｒｏｇｒａｍｍａｂ
ｌｅＲＯＭ）によって構成できるし、プログラム可能
なその他の記憶手段によって構成することもできる。プ
ログラマブルＲＯＭがＥＥＰＲＯＭによって構成される
場合、例えば書き込み制御信号ＣＯＮＴによって１メガ
ビットＥＰＲＯＭタイプ又は１メガビットＥＥＰＲＯＭ
タイプのいずれの書き込み方式を採るかを選択的に指定
することができるし、この書き込み制御信号ＣＯＮＴに
よってＥＥＰＲＯＭのイレーズイネーブル信号ＥＥを選
択的に有効とすることもできる。ＥＰＲＯＭ及びＥＥＰ
ＲＯＭの端子配置に互換性がある場合、後述する図１０
と同様なスイッチ手段を設けることによって書き込み制
御信号ＣＯＮＴの論理レベルつまりは内蔵されるプログ
ラマブルＲＯＭの種類を選択的に指定することができ
る。図２において、メモリ制御回路ＭＣは、プログラマ
ブルＲＯＭの前段回路に含めることができるし、プログ
ラマブルＲＯＭのブロック構成は、種々の実施形態を採
りうる。

【００４６】図２ないし図７の実施例では、プログラマ
ブルＲＯＭが４８キロバイトのＥＰＲＯＭにより構成さ
れマイクロコンピュータが２５６キロタイプでＰＲＯＭ
モードとされる場合、書き込み装置によってアクセスで
きるプログラマブルＲＯＭのアドレス領域はアドレス
Ｈ’７ＦＦＦまでとされるが、図８に示されるように、
アドレス信号Ａ１５をその制御端子に内部制御信号Ｔ２
を受ける入力バッファＡＢ１５を介してアドレスデコー
ダＡＤに伝達することで、プログラマブルＲＯＭのすべ
てのアドレス領域をアクセスすることができる。この場
合、アドレス信号Ａ１５が入力される入出力ポートＰ２
の端子Ｐ２７は、図１０に例示されるように、２５６キ
ロタイプのピン変換アダプタの内部においてスイッチＳ
１（スイッチ手段）を介して電源電圧ＶＣＣ（第１の電
源電圧）に結合されるとともに、抵抗Ｒ１を介して接地
電位ＶＳＳ（第２の電源電圧）に結合され、スイッチＳ
１が開閉されることによってその論理レベルが選択的に
ロウレベル又はハイレベルとされる。言うまでもなく、
マイクロコンピュータは、スイッチＳ１がオフ状態とさ
れアドレス信号Ａ１５がロウレベルとされるとき、プロ
グラマブルＲＯＭのアドレスＨ’００００からＨ’７Ｆ
ＦＦをアクセスすることができ、スイッチＳ１がオン状
態とされアドレス信号Ａ１５がハイレベルとされると
き、アドレスＨ’７ＦＦＦからＨ’ＢＦＦＦをアクセス
することができる。

【００４７】プログラマブルＲＯＭは、図１１に例示さ
れるように、識別コード発生回路ＩＤＧを備えることに
より、特にその内部において書き込み方式が固定化され
る場合において、書き込み方式がいずれのタイプにセッ
トされているかを表示することができる。このとき、マ
イクロコンピュータは、特に制限されないが、チップイ
ネーブル信号ＣＥ及び出力イネーブル信号ＯＥがロウレ
ベルとされかつアドレス入力端子Ａ９に書き込み電圧Ｖ
ＰＰが供給されることで選択的に識別コード出力モード
とされる。この識別コード出力モードにおいて、識別コ
ード発生回路ＩＤＧは、内部制御信号Ｔ１及びＴ２に従
って所定の識別コードＩＤを発生し、リードライト回路
ＲＷＣから出力バッファＤＯＢ０〜ＤＯＢ７ならびにデ
ータ出力端子Ｄ０〜Ｄ７を介してマイクロコンピュータ
の外部に送出する。これにより、ユーザはマイクロコン
ピュータの書き込み方式を識別し、ピン変換アダプタの
型式や書き込み装置の書き込み方式を誤りなく選択する
ことができる。

【００４８】プログラマブルＲＯＭは、例えば４バイト
の記憶データを同時にプログラムするいわゆるページプ
ログラムモードを備えることができる。この場合、マイ
クロコンピュータは、図２０に示されるように、チップ
イネーブル信号ＣＥ及びプログラム信号ＰＧＭがともに
ハイレベルとされ出力イネーブル信号ＯＥがロウレベル
とされることでページデータラッチモードとされ、４バ
イトの記憶データを内部のデータラッチに取り込む。ま
た、チップイネーブル信号ＣＥ及び出力イネーブル信号
ＯＥがともにハイレベルとされプログラム信号ＰＧＭが
ロウレベルとされることでページプログラムモードとさ
れ、データラッチに取り込まれた４バイトの記憶データ
を選択された３２個のメモリセルに一斉に書き込む。

【００４９】以上の実施例では、マイクロコンピュータ
の書き込み方式を選択的に指定するための書き込み制御
信号ＣＯＮＴが外部から供給されるものとしているが、
図１２に示されるように、マイクロコンピュータが形成
される大規模集積回路チップＬＳＩの所定のパッドｐＣ
ＯＮＴを選択的に接地電位供給パッドｐＶＳＳと結合す
べくボンディング処理を施してもよいし、図１３に示さ
れるように、フォトマスクの一部を変更することで、書
き込み制御信号ＣＯＮＴに対応する入出力ポートＰ９の
入力端子と接地電位ＶＳＳとの間に設けられる金属配線
層つまりは接続切り換え部ＣＳを選択的に形成してもよ
い。図１２の場合においては、入出力ポートＰ９の書き
込み制御信号ＣＯＮＴに対応する入力端子と電源電圧Ｖ
ＣＣとの間に、所定のプルアップ抵抗Ｒ２が必要とな
る。また、図１３においては、金属配線層によってプル
アップ抵抗Ｒ２を非接続状態としてもよい。なお、図１
３による書き込み制御信号ＣＯＮＴのレベル切り換え
は、入出力ポートＰ９の対応する入力端子と電源電圧Ｖ
ＣＣ又は接地電位ＶＳＳとの間の金属配線層を選択的に
形成することにより、プルアップ抵抗を設けることなく
実現できる。

【００５０】上記マイクロコンピュータの評価のための
エミュレーションプロセッサが必要な場合、図１４に例
示されるように、マイクロコンピュータが形成される半
導体基板上にエミュレータインタフェースＥＭＵＩを形
成してエバリュエーションチップとすればよい。この場
合、エミュレータインタフェースＥＭＵＩを介してマイ
クロコンピュータと外部のエミュレータとを結合するこ
とができ、書き込み制御信号ＣＯＮＴを、エミュレータ
側から供給することもできる。エミュレーションプロセ
ッサがエミュレーションの対象となるマイクロコンピュ
ータを選択する機能を備える場合、このような選択のた
めの制御信号によって書き込み制御信号ＣＯＮＴを自動
的に生成してもよい。

【００５１】さらに、図３及び図４に示されるメモリ制
御回路ＭＣの具体的な回路構成や図６，図７及び図１０
に示されるピン変換アダプタの端子数及び端子配置なら
びに電源電圧の極性及び絶対値等は、種々の実施形態を
採りうる。

【００５２】以上の説明では、主として本発明者によっ
てなされた発明をその背景となった利用分野であるシン
グルチップマイクロコンピュータに適用した場合につい
て説明したが、それに限定されるものではなく、少なく
ともプログラム可能な記憶手段を含む半導体装置に広く
適用できる。

【００５３】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、プログラマブルＲＯＭを内
蔵するシングルチップマイクロコンピュータ等に、ＰＲ
ＯＭモードにおける書き込み方式を選択的に指定するた
めの書き込み制御信号を設け、プログラマブルＲＯＭに
供給されるアドレス信号及び／又は起動制御信号の数及
び／又は組み合わせを上記書き込み制御信号に従って選
択的に切り換える機能を持たせることで、内蔵するプロ
グラマブルＲＯＭの型式及び記憶容量等に関係なく、プ
ログラマブルＲＯＭの複数の書き込み方式に対応しうる
シングルチップマイクロコンピュータ等を実現できる。
その結果、ユーザに対する技術負担を軽減できるととも
に、プログラマブルＲＯＭを内蔵するシングルチップマ
イクロコンピュータ等の機能性・システム柔軟性を高
め、マイクロコンピュータを含むシステムの開発期間の
縮小と設計・評価工数の削減とを図ることができる。

【図面の簡単な説明】

【図１】この発明が適用されたシングルチップマイクロ
コンピュータの第１の実施例を示すブロック図である。

【図２】図１のマイクロコンピュータに含まれるプログ
ラマブルＲＯＭの第１の実施例を示すブロック図であ
る。

【図３】図２のプログラマブルＲＯＭが３２キロバイト
のＥＰＲＯＭによって構成される場合のメモリ制御回路
の一実施例を示す部分的な回路図である。

【図４】図２のプログラマブルＲＯＭが４８キロバイト
のＥＰＲＯＭによって構成される場合のメモリ制御回路
の一実施例を示す部分的な回路図である。

【図５】図２のプログラマブルＲＯＭを含むマイクロコ
ンピュータの一実施例を示すアドレス割付図である。

【図６】図２のプログラマブルＲＯＭを含むマイクロコ
ンピュータに用いられる２５６キロタイプのピン変換ア
ダプタの一実施例を示す接続図である。

【図７】図２のプログラマブルＲＯＭを含むマイクロコ
ンピュータに用いられる１メガタイプのピン変換アダプ
タの一実施例を示す接続図である。

【図８】図１のマイクロコンピュータに含まれるプログ
ラマブルＲＯＭの第２の実施例を示すブロック図であ
る。

【図９】図８のプログラマブルＲＯＭを含むマイクロコ
ンピュータの一実施例を示すアドレス割付図である。

【図１０】図８のプログラマブルＲＯＭを含むマイクロ
コンピュータに用いられる２５６キロタイプのピン変換
アダプタの一実施例を示す接続図である。

【図１１】図１のマイクロコンピュータに含まれるプロ
グラマブルＲＯＭの第３の実施例を示すブロック図であ
る。

【図１２】この発明が適用されたシングルチップマイク
ロコンピュータの第２の実施例を示すブロック図であ
る。

【図１３】この発明が適用されたシングルチップマイク
ロコンピュータの第３の実施例を示すブロック図であ
る。

【図１４】この発明が適用されたシングルチップマイク
ロコンピュータの第４の実施例を示すブロック図であ
る。

【図１５】図１のシングルチップマイクロコンピュータ
の一実施例を示す動作モード設定条件説明図である。

【図１６】図２のプログラマブルＲＯＭが３２キロバイ
トのＥＰＲＯＭによって構成されかつマイクロコンピュ
ータが２５６キロタイプでＰＲＯＭモードとされる場合
の一実施例を示す動作モード設定条件説明図である。

【図１７】図２のプログラマブルＲＯＭが３２キロバイ
トのＥＰＲＯＭによって構成されかつマイクロコンピュ
ータが１メガタイプでＰＲＯＭモードとされる場合の一
実施例を示す動作モード設定条件説明図である。

【図１８】図２のプログラマブルＲＯＭが４８キロバイ
トのＥＰＲＯＭによって構成されかつマイクロコンピュ
ータが２５６キロタイプでＰＲＯＭモードとされる場合
の一実施例を示す動作モード設定条件説明図である。

【図１９】図２のプログラマブルＲＯＭが４８キロバイ
トのＥＰＲＯＭによって構成されかつマイクロコンピュ
ータが１メガタイプでＰＲＯＭモードとされる場合の一
実施例を示す動作モード設定条件説明図である。

【図２０】図２のプログラマブルＲＯＭが４８キロバイ
トのＥＰＲＯＭによって構成されかつマイクロコンピュ
ータが１メガタイプでＰＲＯＭモードとされる場合の他
の実施例を示す動作モード設定条件説明図である。

【符号の説明】

ＣＰＵ・・・中央処理装置、ＰＲＯＭ・・・プログラマ
ブルＲＯＭ、ＲＡＭ・・・ランダムアクセスメモリ、Ｉ
ＯＣ・・・入出力コントローラ、ＳＴＣ・・・ステータ
スコントローラ、Ｐ１〜Ｐ９・・・入出力ポート。ＭＡ
ＲＹ・・・メモリアレイ、ＡＤ・・・アドレスデコー
ダ、ＲＷＣ・・・リードライト回路、ＭＣ・・・メモリ
制御回路。ＡＢ１〜ＡＢ１５，ＰＧＭＢ，ＣＥＢ，ＯＥ
Ｂ，ＤＩＢ０〜ＤＩＢ７・・・入力バッファ、ＤＯＢ０
〜ＤＯＢ７，ＥＣＢ１〜ＥＣＢ４，ＥＯＢ１〜ＥＯＢ
４，ＥＰＢ１〜ＥＰＢ２・・・出力バッファ、ＡＧ１〜
ＡＧ７・・・アンドゲート、ＮＯＧ１・・・ノアゲー
ト、Ｎ１〜Ｎ４・・・インバータ、Ｒ１〜Ｒ２・・・抵
抗、Ｓ１・・・スイッチ、ＣＳ・・・接続切り換え部。
ＩＤＧ・・・識別コード発生回路。ＬＳＩ・・・大規模
集積回路チップ、ＰＫＧ・・・マイクロコンピュータパ
ッケージ。ＥＭＵＩ・・・エミュレータインタフェー
ス。

Claims

【特許請求の範囲】

【請求項１】外部の書き込み装置によってプログラム
可能な記憶手段を具備し、上記記憶手段のプログラムに
際して選択的に使用しうる複数の書き込み方式を備える
ことを特徴とする半導体装置。
【請求項２】上記記憶手段は、プログラマブルＲＯＭ
であって、上記半導体装置は、プログラマブルＲＯＭを
内蔵するシングルチップ型のマイクロコンピュータであ
ることを特徴とする請求項１の半導体装置。
【請求項３】上記書き込み方式のそれぞれは、プログ
ラマブルＲＯＭに供給されるアドレス信号の数及び／又
は組み合わせが互いに異なるものとされることを特徴と
する請求項１又は請求項２の半導体装置。
【請求項４】上記書き込み方式のそれぞれは、プログ
ラマブルＲＯＭに供給される起動制御信号の数及び／又
は組み合わせが互いに異なるものとされることを特徴と
する請求項１又は請求項２の半導体装置。
【請求項５】上記書き込み方式は、所定の外部端子を
介して供給される書き込み制御信号に従って選択的に指
定されるものであることを特徴とする請求項１，請求項
２，請求項３又は請求項４の半導体装置。
【請求項６】上記書き込み方式は、所定のパッドに対
するボンディング処理が選択的に行われることにより選
択的に指定されるものであることを特徴とする請求項
１，請求項２，請求項３又は請求項４の半導体装置。
【請求項７】上記書き込み方式は、所定の金属配線層
が選択的に形成されることにより選択的に指定されるも
のであることを特徴とする請求項１，請求項２，請求項
３又は請求項４の半導体装置。
【請求項８】上記半導体装置は、所定のピン変換アダ
プタを介して上記書き込み装置に結合されるものである
ことを特徴とする請求項１，請求項２，請求項３，請求
項４，請求項５，請求項６又は請求項７の半導体装置。
【請求項９】上記ピン変換アダプタは、上記書き込み
方式に対応して複数種類用意されるものであることを特
徴とする請求項８の半導体装置。
【請求項１０】上記ピン変換アダプタは、その所定の
端子が第１又は第２の電源電圧に結合されることにより
上記書き込み制御信号の論理レベルを選択的に設定する
ものであることを特徴とする請求項９の半導体装置。
【請求項１１】上記ピン変換アダプタは、書き込み方
式に対応してアドレス信号の数及び／又は組み合わせを
変換する機能を備えるものであることを特徴とする請求
項９又は請求項１０の半導体装置。
【請求項１２】上記ピン変換アダプタは、アドレス信
号の所定ビットの論理レベルを選択的に切り換えるため
のスイッチ手段を備えるものであることを特徴とする請
求項９，請求項１０又は請求項１１の半導体装置。
【請求項１３】上記ピン変換アダプタは、プログラマ
ブルＲＯＭの種類を選択的に指定するためのスイッチ手
段を備えるものであることを特徴とする請求項９，請求
項１０，請求項１１又は請求項１２の半導体装置。
【請求項１４】上記半導体装置は、上記マイクロコン
ピュータを評価するためのエミュレーションプロセッサ
であり、エミュレータを結合するためのエミュレータイ
ンタフェースを具備するものであることを特徴とする請
求項１，請求項２，請求項３，請求項４，請求項５，請
求項６，請求項７，請求項８，請求項９，請求項１０，
請求項１１，請求項１２又は請求項１３の半導体装置。