DE2455440B2 - Verifizierungsanordnung für ein bestimmtes Impulsmuster - Google Patents

Description

schaltbild nach F ig. 1,

F i g. 3 und 4 Diagramme des Verifizierungsverlaufs in zwei verschiedenen Fällen,

Fig.5 ein ausführliches Blockschaltbild einer Anordnung gemäß der Erfindung und

F i g. 6 ein Signaldiagramm für die Anordnung nach Fig. 5.

In Fig. 1 ist ein Eingang 11 für impulscodierte Signale vorgesehen, wobei der Code gekennzeichnet ist durch die Position innerhalb eines gegebenen Zeitrahmens für eine Zahl von π Impulsen. Die Impulse, welche beispielsweise aus Videosignalen von einem Radarempfänger bestehen, werden in einem Impulsformer 12 normiert und einer Steuereinheit in einem Codeimpulsgenerator 13 zugeführt, welcher örtlich das gewünschte Sollimpulsprogramm erzeugt Das Muster der Impulsfolgen wird durch einen Wähler 14 bestimmt

Der Codeimpulsgenerator 13 steuert einen Korrelator, welcher aus η Zellen besteht, von denen n— 1 Zellen identisch sind. Die n— 1 Zellen, von denen F i g. 1 zwei zeigt, bestehen aus einem Zähler 15, 16, einem Speicher 25, 26 und einem Komparator 35, 36. Die letzte /7-te Zelle hat keinen Speicher und keinen Komparator, sondern lediglich einen Zähler 17. Die Zähler werden durch Impulse von einem Taktimpulsgenerator 19 weitergeschaltet. Das Arbeiten des Zählers ist jedoch durch den Codeimpulsgenerator 13 gesteuert. Die Ausgänge 20, 21 und 22, 23 der Zähler 15, 16 sind mit den Speichern auf eine solche Weise verbunden, daß die ρ höchstwertigen Stellen die Adresse für eine Speicherzelle bestimmen, während die q geringstwertigen Stellen den Dateninhalt in dieser Zelle bestimmen. Das Einschreiben und Auslesen der Speicher erfolgt unter der Steuerung der von dem Impulsformer 12 über Leitungen 27, 28 ankommenden Impulse. Die Komparatoren 35, 36, weiche mit ihren zugehörigen Speichern 25, 26 über Leitungen 30, 32 und mit dem Zähler 17 über Leitungen 31,33 verbunden sind, vergleichen den Inhalt in den q geringwertigen Stellen in einer Speicherzelle in dem Speicher 25,26 mit den q geringstwertigen Stellen des Zählers 17. Die Adresse der Speicherzelle wird bestimmt durch die ρ höchstwertigen Stellen des Zählers 17, welche die Leseadresse über eine Leseadreßleitung 34 an alle Speicher gibt. Die Ausgänge aller Komparatoren, z. B. die Ausgänge 39, 40, sind mit einer UND-Schaltung 41 verbunden, auf deren Ausgang 42 ein den angenommenen Code anzeigendes Signal nur dann auftritt, wenn alle Komparatoren Ausgangssignale führen. Dbs kann nur dann auftreten, wenn ein Signal von dem Impulsformer 12 alle Komparatoren über Leitungen 37 und 38 öffnet.

In F i g. 2 sind Impulsdiagramme für einen Codeimpuls mit drei Elementen gezeigt. Das Diagramm 2a zeigt den Sollimpuls mit den Elementen /Vl, /V 2 und V 3. Das Diagramm 26 zeigt einen tatsächlich ankommenden Signalimpuls mit Elementen Vl bis V5, bei welchem die schraffierten Impulse oder Elemente V 4 und V5 Interferenzen bezeichnen. Das Impulselement Vl startet den Codeimpulsgenerator 13, welcher hierauf örtlich den Code /Vl, Ä/2, /V 3 erzeugt, wie er von dem Code-Wähler 14 unabhängig davon, ob weitere Signalimpulse ankommen oder nicht, bestimmt wird.

Der erste Zähler 15 wird durch den ankommenden Impuls gestartet und zählt synchronisiert durch die Taktimpulse von dem Taktimpulsgenerator 19. Wenn der falsche Impuls V4 auftritt, hat der Zähler 15 z. B. bis Γ14 gezählt, und beim zweiten Codeimpulselement V2 hat er bis Π 2 gezählt usw. Wenn das zweite Sollimpulselement N 2 auftritt, startet der zwei' e Zähler 16 und hat beispielsweise bis Γ23 gezählt wenn das Signalimpulselement V3 auftritt

Jedes ankommende Signalimpulselement führt die ^r> Speicherung während des Zählverlaufs der Position des Zählers 15,16 in dem Speicher 25 bzw. 26 wie oben beschrieben aus, wobei die höchstwertigen Stellen als Adresseninformation für eine bestimmte Speicherzelle und die geringstwertigen Stellen als Dat^n in der ent-

Hi sprechenden Zelle verwendet werden. Auch möglicherweise falsche Signalimpulselemente werden gespeichert und deshalb hat der Speicher so viele Zellen wie die Anzahl von möglichen Adressen zu enthalten. Wenn angenommen wird, daß jeder Zähler aus einem Binär- -. zähler mit sieben Bits besteht von welchen die letzten drei Bits als die geringstwertigen betrachtet werden, muß so jeder Speicher wenigstens 16 Zellen mit jeweils wenigstens drei Bitpositionen enthalten. Dies bedeutet, daß das an dem Impulsformer 12 ankommende Signal

jo innerhalb eines Zeitschlitzes von acht Impulsen von dem Taktimpulsgenerator 19 liegen wird. In dem in F i g. 2 gezeigten Fall speichert der Speicher 25 so die Zählerpositionen Π1, Γ12, Γ13, Γ14 und Π5 in dem Zähler 15, während der Speicher 26 die Zählerpositionen 7"22,

r> Γ23 und Γ25 in dem Zähler 16 speichert.

Da der erste Signalimpuls Vi den Codeimpulsgenerator 13 startet, wird der Speicher 25 in der ersten Position 0 speichern. Da angenommen wird, daß der zweite Signalimpuls V2 in Phase mit dem zweiten SoIl-

iii impuls N 2 liegt, wird der Speicher 26 ebenfalls die gleiche Zahl in der ersten Position speichern. Der dritte Signalimpuls V3, von weichem angenommen wird, daß er in Phase mit dem Sollimpuls Λ/3 liegt, öffnet die Komparatoren zum Vergleich zwischen dem Inhalt in

r. den Speichern 25 und 26 und der Position des Zählers 17. Die ρ höchstwertigen Stellen des Zählers 17 geben die Adresse für die Speicherzelle, in welcher der Vergleich vorgenommen wird, und die q geringstwertigen Stellen geben die Daten, welche mit dem Speicherinhalt ver-

4(i glichen werden. In dem Beispiel nach F i g. 2 gibt der Zähler 17 so in der ersten Position die Adresse für die erste Position in den Speichern 25 und 26, und wenn deren Inhalt den geringstwertigen Stellen in der Position des Zählers 17 entspricht, tritt am Ausgang 42

4-> der UND-Schaltung 41 ein Koinzidenzsignal auf, welches anzeigt, daß der gewünschte Impulscode in dem empfangenen Videosignal gefunden worden ist.

Es kann natürlich vorkommen, daß ein falscher Videoimpuls, z. B. eine Interferenz oder Störung, den

v) Codeimpulsgenerator 13 für den Sollimpulscode startet. Dies ist kein Hindernis für die Identifizierung, wie es sich aus F i g. 3 ergibt, welche den Inhalt Cder Zähler als Funktion der Zeit t zeigt. Der erste ^videoimpuls, welcher den ersten Zähler startet und die Zeitposition

ν; des ersten Sollimpulses /Vl bestimmt, ist hier falsch. Wenn der erste in dem Code enthaltene ankommende Signalimpuls Vl auftritt, hat der Zähler 15 die Position Cl erreicht, welche in dem Speicher 25 gespeichert ist. Zur Zeit Λ/2 wird der zweite Sollimpuls, dessen Position

wi durch den Codeimpulsgenerator 13 bestimmt ist, den zweiten Zähler 16 starten. Zur Zeit V2 kommt der zweite in dem Impulscode enthaltene Videoimpuls an. Der Zähler 16 hat dann den gleichen Wert Cl erreicht, wie ii.n der Zähler 15 während des Impulses Vl hatte.

h> Zur Zeit Λ/3 startet schließlich der Zähler 17, und dessen Ausgangssignale beginnen die Inhalte der Speicher wie oben beschrieben abzutasten. Wenn der Zähler 17 die Position Cl erreicht hat, welche dem dritten Impuls V3

in dem Code entspricht, ist Koinzidenz in den Komparatoren 35 und 36 erreicht, und ein Identifizierungssignal wird am Ausgang 39 erzielt.

Die Zähler haben eine Kapazität Cn, und wenn diese erreicht ist, stoppt der Zähler. Wenn nach dem Stoppen ■-> des Zählers 15 ein neuer Impuls auftreten sollte, startet dieser wieder, selbst wenn alle anderen Zähler in Betrieb sind. Da die Information in den Speichern 25,26 bleibt, obwohl die zugehörigen Zähler einen neuen Zyklus begonnen haben, kann die Identifizierung, wie in m F i g. 4 dargestellt, ohne Unterbrechung fortgesetzt werden.

Hier ist der Codeimpulsgenerator 13 und der Zähler 15 durch einen Störimpuls zur Zeit /Vl gestartet worden. Zur Zeit N 2 startet der zweite Zähler 16: zu r, dieser Zeit ist jedoch noch kein Impuls des richtigen Codes aufgetreten. Der erste Impuls tritt zur Zeit Kl auf, was bewirkt, daß die Zählerposition Cl in dem Speicher 25 gespeichert wird. Weiter wird die Position C2 des Zählers 16 ebenfalls in dem Speicher 26 gespeichert, diese Information kann jedoch in diesem Zusammenhang unberücksichtigt bleiben. Der zweite Impuls in dem Code tritt zur Zeit V2 auf und wird dann auf die gleiche Weise wie üblich die Position Ci des Zählers 16 in dem Speicher 26 speichern. Da jedoch der 2 > Zähler 15 zu dieser Zeit bereits einen Zählzyklus beendet und bei dem Wert Cn gestoppt hat, wird der Impuls zur Zeit V2 ebenso einen neuen Zyklus für den Zähler 15 starten. Natürlich wird der Anfangswert des Zählers 15 ebenfalls in den Speicher 25 eingeschrieben, j< > was in diesem Zusammenhang jedoch ohne Bedeutung ist. Wenn der dritte Impuls des ankommenden Impulscodes zur Zeit V3 auftritt, ist der Zähler 17 in der Position Cl, und bei dem durch den Impuls V3 ausgelösten Vergleich wird wieder Koinzidenz erzielt. j-,

Die obigen Beispiele zeigen klar, daß die Identifizierung des Impulscodes zu jeder Zeit erfolgen kann, und daß es keine Rolle spielt, ob die ankommenden Impulse unregelmäßig eintreffen, vorausgesetzt, daß die Zeitintervalle zwischen den Codeelementen mit denen des örtlich erzeugten Sollcodes übereinstimmen.

F i g. 5 zeigt im Detail, wie die Anordnung gemäß der Erfindung realisiert werden kann. Diese Anordnung weist auch Einrichtungen zum Kompensieren einer gewissen, tolerierbaren Verschiebung der Signalimpuls- v> Positionen im Vergleich mit den Sollimpulsen auf. Die Arbeitsweise der Anordnung in F i g. 5 wird unter Bezugnahme auf das Impulsdiagramm in F i g. 6 beschrieben, welches den Verlauf eines Identifizierungsvorgangs zeigt. -,ο

Die normierten, impulscodierten Signale treten am Eingang 11 auf. Der Eingang 11 ist einerseits mit einem Triggereingang 5 einer Flip-Flop-Schaltung 51 und andererseits mit dem Eingang Vl eines Schieberegisters 59 verbunden, welches als Verzögerungselement arbeitet Das Schieberegister hat Ausgänge Λ 0 bis Λ 7 von verschiedenen Stufen, von welchen der Ausgang AO dazu verwendet wird, den Videoimpuls zu verzögern, während die anderen Ausgänge zum Erzielen einer Impulsausdehnung verwendet werden. t>o

Der erste Videoimpuls Vi (F i g. 6a) triggert die Flip-Flop-Schaltung 51, welche dem Zähler 15 eine öffnungsbedingung CE zuführt. Dies bedeutet, daß die Taktimpulse CPvon dem Taktimpulsgenerator 19 einen Zählerzyklus starten können (F i g. 6c). Für den Zähler 15 wird angenommen, daß er sich zu Beginn in seiner Endposition befindet, d.h. in einer Position entsprechend der Dezimalzahl 127 in dem gezeigten Binärzähler mit sieben Bits.

Der Codeimpulsgenerator 13 für Sollcodeimpuls« enthält einen voreinstellbaren Zähler 53, welcher in den-Beispiel ein binärer Zähler mit fünf Bits ist. Die Vorein-Stelleingänge 5 in dem Zähler 53 sind mit einem fünfpoligen Code-Wähler 14 verbunden, welcher so die in dem Zähler voreingestellte Zahl bestimmt. Der Eingang L des Zählers 53, welcher die Voreinstellung steuert, ist mit einem Ausgang CY des Zählers 15 verbunden, welcher ein Ausgangssignal abgibt, wenn der letztere einen Zählzyklus beendet hat. Der Takteingang T des Zählers 53 ist mit dem Ausgang X eines Komparators 55 verbunden. Die Zählausgänge Q des Zählers 53 sind mit den Adresseneingängen AD eines Nur-Lese-Speichers 54 verbunden. Dieser Speicher, welcher zweckmäßig ein austauschbarer Speicher, ein sogenannter programmierbarer Nur-Lese-Speicher ist hat 32 Speicherzellen mit sieben Bits, welche alle von dem Zähler 53 adressiert werden können.

Die sieben Ausgänge W des Nur-Lese-Speichers 54 sind mit einem Satz Dateneingängen B in dem Komparator 55 verbunden. Der zweite Satz Dateneingänge A ist mit den Ausgängen Q der sieben Zählerstufen in dem Zähler 15 verbunden. Der Komparator vergleicht so die Position des Zählers 15 mit dem Inhalt in der Zelle des Nur-Lese-Speichers 54, welche von dem Zähler 53 adressiert wird. Der Komparator 55 ist mit einem Abtasteingang ST versehen, welcher mit der Flip-Flop-Schaltung 51 verbunden ist, so daß der Komparator 55 nur dann aktiviert ist, wenn der Zähler 15 arbeitet. Jedesmal, wenn der Zähler 15 eine Zählung aufweist, welche den Daten in der Zelle entspricht, deren Inhalt sich in diesem Moment am Ausgang IVdes Speichers 54 befindet, wird der Komparator 55 daher einen Ausgangsimpuls erzeugen, welcher den Zähler 53 um einen Schritt weiterschaltet, wodurch eine neue Zelle in dem Speicher 54 adressiert wird. Der Zähler 15 zählt weiter, bis er zu einer Zahl kommt, welche dem Inhalt dieser neuen Zelle entspricht, worauf ein neuer Zählerimpuls erzeugt wird usw. (F i g. 6b).

In der folgenden Tabelle ist ein Arbeitsbeispiel dargestellt, wenn zwei verschiedene Sollimpulszüge erzeugt werden.

Codewähler	Adressen-	Adressiertes	Taktimpuls Nr,
position (abgegebene	zähler-	Wort in dem	wenn der Kom
Binärzahl)	position	Speicher	parator den
1 (00000)			Impuls erzeugt
	00000	0000000	1
	00001	0001111	16
2 (00011)	00010	1000000	65
	00011	0000000	1
	00100	0100000	33
00101	1111110	127

Die erste Adresse, welche jede Wählerposition in den Adressenzahler 53 bringt hat eine Zelle zu adressieren deren Inhalt gleich der Position des Zählers 15 nach dem ersten Taktimpuls, d.h. in diesem Falle (0000000) ist Diese Position gibt den Bezugspunkt für einen Impulscode. Unter der Annahme, daß der Code-Wähler in der Position 1 ist, wird der Zähler 15, wenn er nach dem 16 Taktimpuls die Position (0001111) erreicht hat, eine Koinzidenz mit dem Inhalt der Zelle (00001) ergeben und erzeugt den zweiten Sollimpuls TVZ Auf die gleiche Weise wird Koinzidenz nach dem 65. Taktimpuls

erreicht, wenn der letzte Sollcodeimpuls N 3 erzeugt wird. Der Zähler 15 zählt dann vorwärts in eine Endposition (1111111), welche nach dem 128. Taktimpuls erreicht ist, und stoppt hier.

Die Impulse von dem Komparator 55 werden weiter einem zweistufigen Binärzähler 56, 57 zugeführt, welcher von dem Zähler 15 zurückgestellt wird, wenn dieser seine Endposition erreicht. Der zweite Impuls von dem Komparator 55 stellt den durch den ersten Impuls gesetzten Flip-Flop 57 des Binärzählers zurück. Da der Ausgang Q dieses Flip-Flops mit dem Triggereingang einer Flip-Flop-Schaltung 58 verbunden ist, wird diese getriggert. Der Ausgang Q der Flip-Flop-Schaltung 58 ist seinerseits mit dem Starteingang CE des Zählers 16 verbunden, welcher den Zählereingang T für die Taktimpulse öffnet, so daß der Zähler 16 seinen Zählzyklus startet (F i g. 6d).

Nach dem dritten Impuls von dem Komparator 55 werden die beiden Flip-Flops 56 und 57 des Binärzählers gesetzt, und es tritt an dem Ausgang eines UND-Gatters 61 ein Signal N 3 auf. Dieses Signal wird in einem Schieberegister 62 verzögert und dem Eingang T einer Flip-Flop-Schaltung 63 zugeführt, welche gesetzt wird und dem Zähler 17 eine Startbedingung am Eingang CE gibt (F i g. 6e). Tatsächlich hat der Impuls JV 3 die Position N3/entsprechend Fig.6b. Die Verzögerung des Starts des Zählers 17 ist notwendig, um gewissen Toleranzen zwischen den Videoimpulsen und den Zeitpositionen der Sollimpulse zuzulassen. Dies ergibt sich deutlich aus der folgenden Beschreibung.

Jeder Videoimpuls V1 bis V3, welcher der Verzögerungsschaltung oder dem Schieberegister 59 zugeführt wird, wird aufeinanderfolgend an den Ausgängen Λ0 bis A 7 erscheinen. Die Verzögerung zu dem Ausgang A 0 entspricht der gewünschten negativen Toleranz des Videoimpulses, d. h. der Zeit, in welcher ein Videoimpuls vor der Sollzeitposition auftreten darf. In den F i g. 6a und 6b tritt z. B. der Impuls V 2 vor dem entsprechenden Sollimpuls T2 in F i g. 6b auf. Eine mögliche Toleranz ist ±2 Taktimpulszeiten. Um diese Verzögerung bei späteren Koinzidenzkontrollen zu kompensieren, wird der Start des Zählers 17 wie oben beschrieben ebenfalls ve-zögert Diese Verzögerung ist gleich der Verzögerung des Videoimpulses plus einer dem Schreibvorgang zugeordneten Taktimpulsperiode. Der verzögerte Videoimpuls FVl von dem Ausgang A 0 (F i g. 6f) läuft durch ein UND-Gatter 64 und wird einem der Dateneingänge D1 eines Speichers 65 als Markierbit zugeführt Die drei anderen Eingänge DL in dem Speicher 65 sind mit den drei geringstwertigen Stufen des Zählers 15 verbunden. Das Markierbit plus diese drei Bits von dem Zähler 15 werden so die Eingangsdaten des Speichers. Der Speicher 65 hat in diesem Falle Raum für 16 Zellen mit je vier Bits, und die Zellen werden durch die Adresseneingänge AD adressiert, welche mit einem Wähler 66 verbunden sind. Dieser Wähler kann den Adresseneingang alternativ mit den vier höchstwertigen Stufen des Zählers 15 oder mit entsprechenden Stufen des Zählers 17 verbinden. Der Wähler wird gesteuert mit Hilfe von Signalen auf einer Leitung 70, welche auf das Schreiben und Lesen in den bzw. aus dem Speicher 65 steuert Wenn das Signal auf der Leitung 70 einen niedrigen Pegel hat, werden die Daten in eine Speicherzelle eingeschrieben, deren Adresse bestimmt ist durch die Position des Zählers 15, während ein hoher Pegel des Signals zu einem Einlesen in eine Zelle führt, deren Adresse durch die Position des Zählers 17 bestimmt ist Das Signal auf der Leitung 70 wird erzeugt durch logische Addition der von den Anschlüssen A 1 bis A 7 der Verzögerungsschaltung oder des Schieberegister 59 abgehenden Signale. Die Verzögerung zwischen den Anschlüssen A 0 bis A 7 ist jeweils eine Taktimpuls- > periode. Während der Taktimpulsperiode, während der der verzögerte Videoimpuls (SPX) nur am Ausgang A 0 auftritt, erfolgt daher das Einschreiben des Markierbits und der Position des Zählers 15 (F i g. 6g). Während den hierauf folgenden sieben Taktimpulsen (LPX) gibt eine

ίο ODER-Schaltung 69 einem Leiter 70 einen hohen Pegel und der Speicher wird auf Lesen geschaltet (F i g. 6h). Die Ausdehnung des verzögerten Videoimpulses mit 7 + 1 Impulsperioden hat die Aufgabe, mehr als eine Registrierung mit der gleichen Adresse in dem Speicher zu verhindern, da jede Adresse während acht Taktimpulsperioden auftritt.

Die Datenausgänge DU von dem Speicher 65 sind mit den Dateneingängen A eines Komparators 71 verbunden, dessen zweite Dateneingänge B einerseits mit den geringstwertigen Stufen des Zählers 17 und andererseits mit einem Steuerpotential VC verbunden sind, welches dem Markierbit in einer Speicherzelle entspricht. Der Komparator wird gesteuert durch das Startsignal CE des Zählers 17, so daß der Vergleich nur dann erfolgt, wenn der Zähler 17 in Betrieb ist Aus diesem Grunde ist der Komparator nicht aktiv, wenn nur der erste Videoimpuls aufgetreten ist.

Der zweite verzögerte Signalimpuls wird die drei geringstwertigen Stellen des Zählers 16 in die Speicher-

Jd zelle eines Speichers 67 registrieren, deren Adresse durch die vier höchstwertigen Stellen in diesem Zähler bestimmt ist Sobald der Zähler 16 gestartet hat wird das Signal CE ein UND-Gatter 74 öffnen, so daß ein Markierbit in den Speicher 67 zusammen mit der Posi-

j5 tion des Zählers 16 eingeschrieben werden kann. Der Speicher 65 wird natürlich auch die drei geringstwertigen Stellen des Zählers 15 plus das Markierbit speichern, aber diese Registrierung braucht in diesem Zusammenhang nicht beachtet werden.

Der Ausgang /4 0 für verzögerte Videoimpulse ist einerseits mit den invertierten Rückstelleingängen R und andererseits mit den Dateneingängen D von Flip-Flops 75 und 76 verbunden, deren Takteingänge G mit den Ausgängen A"des Komparators 71 bzw. eines Kom parators 72 verbunden sind. Die Rückstelleingänge stellen die Flip-Flops 75,76 zwangsweise zurück, sobald der verzögerte Videoimpuls nicht vorhanden ist Wenn der verzögerte Videoimpuls auftritt können die Flip-Flops jedoch nur dann gesetzt werden, wenn die ent- sprechenden Komparatoren 71, 72 anzeigen, daß der Eingang A die gleichen Daten wie der Eingang B hat in welchem Falle ein Koinzidenzsignal am Ausgang X auftritt Die Ausgänge Q sind mit einem UND-Gatter 77 verbunden, welches einen Ausgang VK hat

Wenn der dritte Sollimpuls N3 nach Verzögerung in dem Schieberegister 62 auf die Impulsposition N3fden Zähler 17 startet, erhalten die Komparatoren 71 und 72 Öffnungsbedingungen an dem Eingang ST, und sobald der Leseimpuls LP3 auf der Leseimpulsleitung 70 emp fangen wird, beginnt das Auslesen der Speicher 65 und 67, wobei die Adresse von den vier höchstwertigen Bits in dem Zähler 17 erzeugt wird.

Es wird nun angenommen, daß die Impulse Vl und N1 gleichzeitig auftreten und dann der Impuls FVX um zwei Taktimpulsperioden verzögert ist In diesem Falle wird die Zahl 2 in die erste Zelle in dem Speicher 65 eingeschrieben. Weiter wird angenommen, daß der Impuls V2 zwei Taktimpulsperioden vor dem Impuls N2

auftritt. Da der verzögerte Impuls FV2 den Schreibimpuls gerade dann erzeugt, wenn der Zähler 16 in seine erste Position gesetzt wird, wird der Speicher 67 die Zahl 0 in seiner ersten Zelle speichern.

So wird der Zähler 17 in seiner ersten Position eine Zelle, die erste, in dem Speicher 67 adressieren, welche den gleichen Inhalt Null wie die drei geringstwertigen Stufen des Zählers hat. Der Komparator 72 gibt ein Ausgangssignal an dem Ausgang X (X 2, Fig.6j) als Anzeige dafür ab, daß Koinzidenz erreicht ist, und der Flip-Flop 76 wird getriggert. Wenn der Zähler 17 in seiner dritten Position ist, adressiert er auf die gleiche Weise die erste Zelle in dem Speicher 65, welche den gleichen Inhalt 2 wie die drei geringstwertigen Stufen in dem Zähler hat. Der Komparator 71 gibt ein Ausgangssignal an dem Ausgang X (Xi, Fig.oi) als Zeichen vorhandener Koinzidenz ab, und der Flip-Flop 75 wird getriggert. Wenn die zwei Flip-Flops 75, 76 getriggert worden sind, wird das UND-Gatter 77 geöffnet, und ein abgehendes Signal VKr ergibt sich als ein Signal, daß ein Code in den ankommenden Videoimpulsen gefunden worden ist, welcher innerhalb gegebener Toleranzen dem örtlich erzeugten Sollcode entspricht. Nach der Verifizierung zählen alle Zähler 15,16,17 weiter, bis sie ihre Endposition erreichen, wo sie durch das Tragsignal Cy gestoppt werden, welches entsprechend Start-Flip-Flop-Schaltungen 51,58,63 zurückstellt. Die Start-Flip-Flop-Schaltung 51, weiche aus einem normalen SR-Flip-Flop besteht, wird sofort zurückgestellt, so daß die Ausgangsposition des Zählers 1111111 ist Die Zähler 16 und 17 haben infolge der Verzögerung in der Schaltung erst einen Taktimpuls später Zeit, auf den Taktimpuls, welcher den Binärzähler 56, 57 in Startposition bringt, > zu starten. Infolge dieser Tatsache erhalten die Zähler 16, 117 die Ruheposition 000000 dadurch, daß sie Stufe um Stufe weiterschalten können, nachdem das Signal CYempfangen worden ist. Dies wird erreicht durch die Tatsache, daß die Flip-Flops J K-Flip-Flops vom Typ

in Hauptanordnung mit gesteuerter Nebenanordnung sind, deren K-Eingänge mit dem Ausgang CY in dem entsprechenden Zähler verbunden sind.

Kurz umrissen enthält nach der Erfindung ein Impulsmusterdetektor einen örtlichen Impulsmustergenerator,

ι-, welcher auf einen ankommenden Signalimpuls startet, ob dieser nun in dem zu erfassenden Impulsmuster enthalten ist oder nicht. Es sind eine Anzahl von Zeitschaltungen zum Messen der gegenüber jedem der Impulse in dem örtlich erzeugten Impulsmuster abgelaufenen Zeit und Speichereinrichtungen zum Speichern des gemessenen Wertes aller Zeitschaltungen mit Ausnahme der letzten, sobald ein Signalimpuls empfangen worden ist, vorgesehen. Weiter sind Komparatoren vorgesehen, um den Inhalt der Speicher zu vergleichen und Heraus-

2^r> zufinden, ob alle Speicherkreise Aufzeichnungen gleich einem Zustand der Zeitschaltungen aufweisen, in welchem Falle ein Signal erzeugt wird, welches anzeigt, daß das gewünschte Impulsmuster in der ankommenden Impulsfolge erfaßt worden ist.

Hierzu 5 Blatt Zeichnungen

Claims (6)

Patentansprüche:

1. Anordnung zur Verifizierung der Tatsache, daß ein empfangenes Signal ein bestimmtes Impulsmuster enthält, welches aus in zeitlich vorbestimmter Weise verteilten N Impulsen besteht, gekennzeichnet durch eine Codeimpulsquelle (13) zum örtlichen Erzeugen des Impulsmusters abhängig von einem ankommenden Signalimpuls, eine Gruppe von N—\ Zeitmeßschaltungen (15, 16), welche so angeordnet sind, daß sie durch jeweils einen der örtlich erzeugten Impulse mit den OrdnungszahJen 1 bis N— 1 gestartet werden, sowie eine weitere Zeitmeßschaltung (17), welche so angeordnet ist, daß sie durch den N-ten örtlich erzeugten Impuls gestartet wird, Speicher (23, 26) zum Speichern der Meßwerte von der Gruppe von ZeitmeCschaltungen (15, 16) während eines Anfangsteiles jedes ankommenden Signalimpulses (Schreibzyklus SPi, SP2...) und zum Lesen der so gespeicherten Meßwerte während des späteren Teils jedes Signalimpulses (Lesezyklus LPi, LP2 ...), und Einrichtungen (35, 36) zum Vergleichen der so gespeicherten Meßwerte mit den Meßwerten der weiteren Zeitmeßschaltung (17) und zum Abgeben eines Verifizierungssignals, wenn die weitere Zeitmeßschaltung (17) einen Meßwert erreicht, welcher in allen der Speicher (25,26) zu finden ist.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Zeitmeßschaltungen (15, 16, 17) aus von einer Taktimpulsquelle (19) gesteuerten Zählern bestehen, welche Taktimpulsquelle auch die örtliche Erzeugung der Impulsmuster steuert.

3. Anordnung nach Anspruch 2, dadurch gekenn- r> zeichnet, daß die Speicher (25, 26) jeweils ρ Speicherzellen mit jeweils q Bitpositionen enthalten, und daß die Zähler (15,16,17) so mit Speichern (25, 26) verbunden sind, daß die ρ höchstwertigen Positionen des Zählers die Adresse zu den Speicher- 4» zellen ergeben, während ihre q geringwertigen Positionen den Inhalt in den so adressierten Speicherzellen ergeben.

4. Anordnung nach Anspruch 3, gekennzeichnet durch Wähler (66,68) zum Verbinden der Adressen- 4-> eingänge der den jeweiligen Zählern (15, 16) innerhalb der Gruppe zugeordneten Speicher (27,28,65, 67) während des Anfangsteils des Signalimpulses und zum Verbinden der Adresseneingänge mit dem weiteren Zähler (17) während des späteren Teils w des Signalimpulses.

5. Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß der spätere Teil des Signalimpulses so stark gestreckt ist, daß nur eine Zählung in dem Speicher während einer und derselben der ρ Adres- *>*> sen gespeichert werden kann.

6. Anordnung nach einem der vorhergehenden Ansprüche, gekennzeichnet durch Verzögerungseinrichtungen zum Verzögern der Signalimpulse um eine Zeit entsprechend der zulässigen Toleranz t><> zwischen einem Signalimpuls und einem entsprechenden Impuls in dem örtlich erzeugten Impulsmuster und zum Verzögern des Starts der weiteren Zeitmeßschaltung (17) um diese Zeit plus der für einen Schreibzyklus erforderlichen Zeit. b^r>

Die Erfindung bezieht sich auf eine Anordnung zur Verifizierung der Tatsache, daß ein empfangenes Signal ein bestimmtes Impulsmuster enthält, welches aus in zeitlich vorbestimmter Weise verteilten N Impulsen besteht

Auf dem Gebiet der Nachrichtentechnik kommt es oft vor, daß Identifizierungssignale übertragen werden, um einen bestimmten Empfänger selektiv zu rufen. Das Identifizierungssignal hat die Farm eines bestimmten Codes, z. B. eine bestimmte Anzahl von Impulsen mit bestimmten Zeitpositionen zueinander. Um zu erfassen, ob ein gewünschtes Codesignal in einem bestimmten Signal vorhanden ist, z.B. das Videosignal von einem Radarempfänger, ist es üblich, Verzögerungsleitungen zu verwenden. Es werden eine Anzahl von Verzögerungsleitungen verwendet, welche jeweils eine Verzögerungszeit entsprechend der Zeitposition eines der Impulse in dem Code haben. Wenn die Verzögerungsleitungen beim Ankommen des letzten Impulses in dem Code alle gleichzeitig ein Ausgangssignal zeigen, so ist dies eine Anzeige, daß der Code empfangen worden ist. Eine Anordnung dieser Art ist groß und unbeholfen, und es ist weiter sehr schwierig, den Code zu ändern. In einem solchen Falle müssen die Verzögerungsleitungen mit Anschlüssen für alle gewünschten Kombinationen vorgesehen werden. Eine Anordnung mit Verzögerungsleitungen ist weiter schwierig einzustellen und empfindlich auf Temperaturänderungen.

Durch die DE-PS 12 02 327 ist es weiter bekanntgeworden, in einem Impulsdecoder Verzögerungsleitungen durch Schieberegister zu ersetzen und die Temperaturprobleme zu vermeiden. Diese bekannte Identifizierungsanordnung hat jedoch einige die Funktion nachteilig beeinflussende Eigenschaften. Falls ein Störimpuls unmittelbar vor einem Codeimpuls auftritt, wird dieser Codeimpuls verworfen. Die in dem bekannten Decoder ausgenutzten Rahmenimpulse nehmen nur dann die Identifizierungslage ein, wenn die der Identifizierung zugeordneten Taktimpulse vorüber sind. Darum werden die im Schieberegister stehenden Impulse der Codegruppe überhaupt nicht zu der Auswerteinrichtung übertragen. Die bekannte Anordnung erfordert außerdem wenigstens zwei feste Rahmenimpulse, die überhaupt nicht zum Informationsinhalt der Antwortcodegruppen beitragen.

Der Erfindung liegt die Aufgabe zugrunde, eine Anordnung der eingangs genannten Art zu schaffen, welche keine der erwähnten Nachteile aufweist.

Diese Aufgabe wird erfindungsgemäß mit einer Anordnung gelöst, deren Einzelheiten aus dem Anspruch 1 hervorgehen. Die Erfindung macht sich in erster Linie die Digitaltechnik unter Benutzung integrierter Schaltungen von genormtem Typ zunutze.

Mit der Erfindung läßt sich eine vergrößerte Auflösung und damit Genauigkeit erreichen. Die Anordnung ist weitgehend unabhängig gegenüber Interferenzimpulsen und ermöglicht eine gute, schnelle und sichere Identifizierung auch dann, wenn Störimpulse auftreten. Besondere Rahmenimpulse sind nicht erforderlich, wodurch der Informationsinhalt jedes Codeimpulses bei gleicher Impulszahl größer wird.

Weiterbildungen bzw. zweckmäßige Ausführungsformen der Erfindung ergeben sich aus den weiteren Ansprüchen.

Anhand der Zeichnung ist die Erfindung im folgenden näher beschrieben. In der Zeichnung zeigt

F i g. 1 ein vereinfachtes Blockschaltbild,

F i g. 2 ein Zeitdiagramm für Signale in dem Block-