SU1166092A1 - Многофункциональное устройство распределени сигналов - Google Patents
Многофункциональное устройство распределени сигналов Download PDFInfo
- Publication number
- SU1166092A1 SU1166092A1 SU833696208A SU3696208A SU1166092A1 SU 1166092 A1 SU1166092 A1 SU 1166092A1 SU 833696208 A SU833696208 A SU 833696208A SU 3696208 A SU3696208 A SU 3696208A SU 1166092 A1 SU1166092 A1 SU 1166092A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- channel
- output
- elements
- input
- inputs
- Prior art date
Links
Landscapes
- Pulse Circuits (AREA)
Abstract
МНОГОКАНАЛЬНОЕ УСТРОЙСТВО РАСПРЕДЕЛЕНИЯ СИГНАЛОВ, содержащее ; в кал ом канале триггер, два элемента И и первьй элемент ИЖ, единичный вход триггера каждого канала подключен к соответствующему установочному входу устройства, единичный выход каждого триггера подключен к первому входу первого элемента И своего канала, нулевой выход каждого триггера подключен к первому входу второго элемента И своего канала, выход второго элемента И канала подключен к первому входу первого элемента ИЛИ своего канала, от л ичающеесЯ тем, что, с целью расширени его функциональных возможностей путем реализации пространственно-временного распределени сигналов, в каждый канал введены третий, четвертый элементы И, второй , третий элементы ИЛИ и элемент задержки, причем управл ющий вход устройства соединен в каждом канале с вторыми входами первого и вто роге элементов И, второй вход пер- . вого элемента ИЛИ каждого канала подключен к выходу третьего элемента И своего канала, выход первого элемента ИЛИ каждого канала подключен к первому входу второго элемента ИЛИ. своего канала нулевые входы триггеров каналов соединены с соответствуницими взсодами сброса устройства, выход второго элемента РШИ каждого канала вл етс соответствующим выходом группы выходов устройства, первый и второй входы расширени и первый, второй выходы расширени которого соединены соответственно с третьими входами первого и второго элемен (Л тов И первого канала, с первыми входами третьего и четвертого элементов И первого канала, с единичным выходом триггера и с выходом элемента задержки последнего качала , выходы первого и четвертого элементов И каждого канала соединены соответственно с первым и вторьм входами третьего элемента ИЛИ своего канала, выход третьего элемента ИЛИ канала соединен с вторым входом второго элемента ИЛИ своего канала и через элемент задержки своего канала - с первыми входами третьего и четвертого элементов И следующего канала, единичный выход триггера каждого канала соединен с вторыми входами третьего и четвертого элементов И своего канала и с вторыми входами первого и второго элементов И следующего канала.
Description
1
Изобретение относитс к вычислительной технике и может быть использовано в качестве устройства дл пространственно-временного управлени очередностью обращений, поступающих по нескольким каналам, распределител сигналов и программируемго устройства задержки сигналов.
Известен управл емый распределитель , в каждом разр де которого содержатс триггеры и элементы И lj .
Недостатком этого распределител вл ютс недостаточные функциональные возможности-. .
Наиболее близким по технической сущности к изобретению вл етс управл емый распределитель, содержащий в каждом разр де основной и дополнительный триггеры и элементы И, причем пр мой и инверсный выходы дополнительного триггера подключены к первым выходам соответственно первого и второго элементов И, вторые входы которых подключены к входу разр да распределител , выход первого элемента И подключен к информац11онному входу основного триггера пр мой выход которого вл етс выходом разр да, который, как и выход второго элемента И, подключен к входам общего дл всех разр дов элемента 1ШИ 2.
Недостатком известного распределител вл ютс ограниченные функциональные возможности, так как он обеспечивает только режим программного распределени сигналов заданной длины и не может работать в других режимах.
Цель изобретени - расширение функциональных возможностей путем реализа1щи пространственно-временного распределени сигналов. , Поставленна цель достигаетс тем, что в многоканальное устройств распределени сигналов, содержащее в каждом канале триггер, два элемента И и первый элемент ШШ, единичный вход триггера ка здого канала подключен к соответствующему установочному входу устройства, единичный выход каждого триггера подключен к первому входу первого элемента И своего канала, нулевой выход каждого триггера подключен к первому входу второго элемента И своего канала, выход второго элемента И канала подключен к первому
0922
входу первого элемента ИЛИ своего канала, впедены в каждый кангу третий , четвертый элементы И, второй, .третий элементы ИЛИ и элемент задержзси , причем управл ющий вход устройства соединен в каждом канале с вторыми входами первого и второго элементов И, второй вход первого элемента ИЛИ каждого канала
подключен к выходу третьего элемента И своего канала, выход первого элемента ИЛИ каждого канала подключен к первому входу второго элемента ИЛИ своего канала, нулевые входы триггеров каналов соединены с соответствующими входами сброса устройства, выход второго элемента ИЛИ каждого канала вл етс соответствующим выходом группы
-. .
выходов устройства, первый и второй входы расширени и лервый, второй вьпсоды расширени которого соединены соответственно с третьими входами первого И Btoporo элементов И первого канала, с первыми выходами третьего и четвертого элементов И первого канала, с единичным выходом триггера и с выходом элемента задержки последнего канала, выходы
первого и четвертого элементов И
каждого канала соединены соответст-. венно с первым и вторым входами третьего элемента ИЛИ своего канала , выход третьего элемента ИЛИ канала соединен с вторым входом второго элемента ИЛИ своего канала и через элемент задержки своего канала - с первыми входами третьего и четвертого элементов И следующего канала, единичный выход триггера каждого канала соединен с вторыми входами третьего и четвертого элементов И своего канала и с вторыми входами первого и второго элементов И следующего канала.
На чертеже дана структурна схема устройства.
Устройство содержит каналы 1, элемент И 2, установочный вход 3 устройства, управл ющий вход 4 устройства , элемент И 5, вход и выход 6 расширени устройства, элемент
ИЛИ 7, элемент И 8, элемент ИЛИ 9, элемент 10 задержки, вход и выход 1( расширени устройства, элемент ИЛИ 12, элемент И 13, выход 14 устройства, установочный вход 15 устройства, триггеры 16, Устройство в режиме управлени очередностью обращений работает сле дующим образом. Запись нул в триггер 16 i-ro канала 1 определ ет путь прохдждени управл ющего сигнала через верхнее плечо схемы (элемент ИЛИ 7), запись единицы - через нижнее плечо (элемент ИЛИ 12 Ю. Тем самым опреде л етс пройдет ли управл ющий сигна с выхода i-ro канала на вход (i+1)канала с задержкой (в случае, если в триггере 16; записана 1) или без нее (если записан нуль). .Таким образом, запись последовательности К, нулей в триггерах обес печивает одновременную выдачу управ л ющего сигнала с выходов всех К каналов (без учета времени задержки обусловленного внутрисхемными комму тационными процессами), а запись последовательности К единиц в триггеры 16 обеспечивает последовательную выдачу управл ющих сигналов с выходов каждого из разр дов. Следевательно , комбинированна запись последовательностей нулей и единиц в триггеры позволит осуществл ть вы дачу ра;зрешающих сигналов, совмеща при этом как временное, так и прост ранственное их распределение. Дл примера рассмотрим работу устройства, когда в триггеры 16,, , 16 и 16(4 соответственно записан биты кода 010. Единичный сигнал с инверсного выхода триггера. 16 поступает на третий вход элемента И 5,, , на пер вый вход которого поступает управл ющий сигнал с входа 4 устройства. Единичный сигнал, поступающий на второй вход элемента И 5 ., , с вход 6 разрешает выдачу сигнала с выхода элемента И 5( на первый вход элемента ИЛИ 7, и далее на первый вход элемента ИЛИ 9;., . С выхода элемента ИЛИ 9i-j сигнал поступает на выход 141) устройства. В i-M канале устройства единичный сигнал с пр мого выхода триггер 16 поступает на первый вход элемен та И 2 J, на третий вход которого воздействует единичный сигнал, поступающий с выхода предьщущего канала , а на второй вход - управл ющий сигнал. Остальные элементы И закры92 . .4 ты дл прохождени сигналов. Через элемент И 2; управл ющий сигнал поступает в нилнее плечо схемы на первый вход элемента ИЛИ 12; и далее с его выхода, через элемент ИЛИ 9- на выход J4; устройства и на вход элемента 10; задержки, который задерживает его передачу в следующий канал на один такт. На первые входы элементов И ., и И tStf/ управл ющий сигнал из i-ro кансша приходит с задержкой на один такт. Так как в соответствии с riporраммой в триггере 16 ., записан О, то единичный сигнал с инверсного выхода триггера открьтает элемент И 8 Ч Дл прохождени управл ющего сигнала в верхнее плечо .схемы на второй вход элемента И 7,4, и далее с его выхода через элемент ИЛИ на выход 14 ;. устройства . Таким образом, в соответствии с кодом 010, Записанным в триггерах 16(1 - 16;, , на выходах ,j и 14; устройства сигналы вьфабатываютс одновременно, а на выходе 14 Vi формируетс сигнал с задержкой на один такт.Предлагаемое устройство позвол ет осуществл ть одновременную вьщачу К сигналов на выходы устройства. Дл этого в триггеры 16(-16,, следует записать нули, а в триггер 16|,; - единицу. Вьщача сигналов из следующего разр да задерживаетс на один такт. Количество одновременно вьщавабмых в каждом последующем такте сигналов на единицу больше количества нулей, заключенных между соседними единицами в программе коммутации . Лри записи в каждый триггер 16 единицы устройство формировани сигналов работает как распределитель импульсов. В этом случае управл ющий сигнал передаетс из разр да в разр д по нижнему плечу схемы через элементы И 13, ИЛИ 12j и 10;. Выача управл ющего сигнала в каждом (i-l)-M разр де относительно i-ro осуществл етс с задержкой на один акт, что позвол ет реализовать а базе предлагаемого устройства аспределитель импульсов. Предлагаемое многофункциональое устройство формировани сигнаов может быть использовано в качестве программируемого устройства задержки сигналов.
Дл формировани сигнала с задер йсой на К тактов следует эанести в триггеры 16 - 16 к,, последовательность нулей, а в триггеры 16к - единицу. Требуемый сигнал формируетс на выходе 14 устройства.
Применение изобретени позвол ет расширить функциональные возможности устройства.
Claims (1)
- МНОГОКАНАЛЬНОЕ УСТРОЙСТВО РАСПРЕДЕЛЕНИЯ СИГНАЛОВ, содержащее ; в каждом канале триггер, два элемента И и первый элемент ИЛИ, единичный вход триггера каждого канала подключен к соответствующему установочному входу устройства, единичный выход каждого триггера подключен к первому входу первого элемента И своего канала, нулевой выход каждого триггера подключен к первому входу второго элемента И своего канала, выход второго элемента Й канала подключен к первому входу первого элемента ИЛИ своего канала, от л ичающееся тем, что, с целью расширения его функциональных возможностей путем реализации пространственно-временного распределения сигналов, в каждый канал введены третий, четвертый элементы И, второй, третий элементы ИЛИ и элемент задержки, причем управляющий вход устройства соединен в каждом канале с вторыми входами первого и вто- '· р'ого элементов И, второй вход пер- . вэго элемента ИЛИ каждого канала подключен к выходу третьего элемента И своего канала, выход первого элемента ИЛИ каждого канала подключен к первому входу второго элемента ИЛИ. своего канала,нулевые входы триггеров каналов соединены с соответствующими вводами сброса устройства, выход второго элемента ИЛИ каждого канала является соответствующим выходом группы выходов устройства, первый и второй входы расширения и первый, второй выходы расширения которого __ соединены соответственно с третьими 3 входами первого и второго элементов И первого канала, с первыми входами третьего и четвертого элементов И первого канала, с единичным выходом триггера и с выходом элемента задержки последнего качала , выходы первого и четвертого элементов И каждого канала соединены соответственно с первым и вторым входами третьего элемента ИЛИ своего канала, выход третьего элемента ИЛИ канала соединен с вторым входом второго Элемента ИЛИ своего канала и через элемент задержки сзоего канала - с первыми входами третьего и четвертого элементов И следующего канала, единичный выход триггера каждого канала соединен с вторыми входами третьего и четвертого элементов И своего канала и с вторыми входами первого и второго элементов И следующего канала.1 166092
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833696208A SU1166092A1 (ru) | 1983-11-21 | 1983-11-21 | Многофункциональное устройство распределени сигналов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833696208A SU1166092A1 (ru) | 1983-11-21 | 1983-11-21 | Многофункциональное устройство распределени сигналов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1166092A1 true SU1166092A1 (ru) | 1985-07-07 |
Family
ID=21101862
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU833696208A SU1166092A1 (ru) | 1983-11-21 | 1983-11-21 | Многофункциональное устройство распределени сигналов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1166092A1 (ru) |
-
1983
- 1983-11-21 SU SU833696208A patent/SU1166092A1/ru active
Non-Patent Citations (1)
Title |
---|
1. Авторское свидетельство СССР № 432480, кл. G 06 F 1/04, 1970. 2 Авторское свидетельство СССР , № 744534, кл. G 06 F 1/04, .1980 (прототип). * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6023557B2 (ja) | 時分割多重データワード転送装置 | |
US4203543A (en) | Pattern generation system | |
SU1166092A1 (ru) | Многофункциональное устройство распределени сигналов | |
US4313198A (en) | Synchronous demultiplexer with elastic bit store for TDM/PCM telecommunication system | |
GB968730A (ru) | ||
GB1163545A (en) | A switching system | |
US3149286A (en) | Pulse counter employing plural circulating delay-line stores for stages and coincident gating to effect counting | |
GB1447241A (en) | Data signal switching apparatus | |
US4122310A (en) | Space stage in a PCM-exchange | |
US4146748A (en) | Switching arrangement for pulse code modulation time division switching systems | |
US3148333A (en) | Counter employing plural circulating delay-line stores for stages with carry feedback to effect reset | |
SU607217A1 (ru) | Многоканальное устройство дл приоритетной селекции импульсов | |
SU1120489A1 (ru) | Делитель с переменным коэффициентом делени | |
SU1322273A1 (ru) | Квадратор | |
US3456241A (en) | Reed relay shift register and counter circuits | |
SU563732A1 (ru) | Устройство временной коммутации | |
SU860349A1 (ru) | Многокаскадное поле пространственной коммутации | |
SU947865A1 (ru) | Устройство дл управлени подключением резервных блоков | |
SU1012239A1 (ru) | Устройство дл упор дочивани чисел | |
HU177091B (en) | Device for branching digital signal flow | |
SU1376089A1 (ru) | Устройство дл управлени доступом к пам ти | |
SU1010639A1 (ru) | Устройство дл передачи сигналов | |
SU1231495A1 (ru) | @ -Разр дный распределитель импульсов | |
RU1817241C (ru) | Счетчик импульсов | |
SU616626A1 (ru) | Устройство дл управлени разверткой электронно-лучевой трубки |