SU1376089A1 - Устройство дл управлени доступом к пам ти - Google Patents

Abstract

Изобретение относитс  к числовой вычислительной технике. Цель изобретени  - сокращение аппаратурных затрат. Устройство содержит блок 1 формировани  адреса, блок 2 фиксации зоны, генератор 3 импульсов, блок 4 пам ти, блок 5 управлени , элемент ИЛИ 7, формирователи 8, 9 импульсов, элемент И 10, элементы 11, 12 задержки . Блок 1 содержит счетчики 13, 14 и коммутатор 15; блок 2 содержит счетньш триггер 16 и элемент 17 неравнозначности; блок 5 содержит триггеры 18, 19 и элементы И 20, 21. Импульс частоты записи устанавливает триггер 18 блока 5 в 1. При этом открываетс  элемент И 20, с выхода которого сигнал поступает на вход запись-чтение блока 4 через элемент 12 и открывает элемент И 10. На второй вход элемента И 10 поступает тот же импульс, задержанный элементом 11, врем  срабатывани  которого больше времени срабатывани  элемента 12. Элементы 11 и 12 подобраны так, что сигнал управлени  раньше поступает на вход запись-чтение, а затем на i (Л

Description

00 VI

Од

о

00 CD

вход выборки кристалла блока 4, С окончанием импульса записи закрываетс  элемент И 10, отключа  элемент 11. Врем  срабатывани  элемента 12 равно времени срабатывани  элементов И 10 и ИЛИ 7, т.е. окончание сигналов управлени  по обоим входам происходит одновременно. По окончании импульса , записи срабатывает формирователь 8, производ  смену адреса в блоке 1. Считывание информации из блока 4 производитс  импульсами частоты считывани , устанавливающими триггер 19 в 1 и поступающими через элемент И 21 и элемент ИЛИ 7 на вход выборки кристалла блока 4. При этом на выходе блока 4 по вл етс  считываема  информаци , а по окончании импульса считывани  запускаетс  формирователь 9, импульс с выхода которого производит смену адреса зоны считывани . 2 з.п. ф-лы. 1 ил.

1 .

1 зобретение относитс  к цифровой вычислительной технике, в частности к устройствам дл  сопр жени  с пам тью , и может быть использовано дл  построени  систем с быстрой . пам тью.

Цель изобретени  - сокращение аппаратурных затрат.

На чертеже представлено предлагаемое устройство.

Устройство содержит блок 1 формировани  адреса, блок 2 фиксации зоны , генератор 3 импульсов, блок 4 пам ти, блок 5 управлени , шину 6 входа пуска устройства, элемент ИЛИ .7, формирователи 8 и 9 импульса, элемент И 10, элементы 11 и 12 задержки . . ,

Блок 1 формировани  адреса содержит счетчики 13 и 14 и коммутатор 15

Блок 2 фиксации зоны содержит счетный триггер 16 и элемент 17 нег равнозначности.

Блок 5 управлени  состоит из триггеров 18 и 19 и элементов И 20 и 21,

Устройств о работает следующим образом.

Информаци , подлежаща  записи в блок 4, прив зываетс  к сигналу Пуск на шину 6 и при необходимости может быть синхронизирована импульсами частоты записи с первого выхода генератора 3. Сигнал Пуск используетс  также дл  начальной установки счетчиков 13 и 14,

Сигнал Пуск, по вл  сь на вход блока 2, опрокидывает триггер 16, производ  этим смену зоны записи. Сигнал с выхода триггера 19, по в0

5

0

5

0

5

л  сь на входе элемента 17, производит выбор зоны считывани .

С выходов генератора 3 на входы триггеров 18 :и 19 поступ т соответственно импульсы частоты записи и считывани .

Приоритетом обращени  к блоку 4 обладают Импульсы частоты записи. Импульс частоты записи устанавливает триггер 18 в единичное положение, при этом открываетс  элемент И 20, с выхода которого сигнал поступает на вход записи/чтени  блока 4 через элемент 12 задержки и открывает элемент И 10, на другой вход которого поступает этот же импульс, задер- жанньй элементом 11 задержки, врем  срабатывани  которого больше времени срабатывани  элемента 12 задержки. Импульс с выхода элемента И 10 через элемент ИЛИ 7 поступает на вход выборки кристалла блока 4. Одновременно сигнал с выхода триггера 18 пос- тупает в блок 1 на коммутатор 15, выбира  адрес зоны записи в блоке 4. Этого достаточно дл  надежной записи информации .в блок 4.

По окончании импульса записи образовавшийс  спад импульса на выходе элемента И 20 воздействует на формирователь 8, импульс с выхода которого помен ет состо ние счетчика 13, который формирует код адреса записи, и сбросит триггер 18 в исходное состо ние . Исходное состо ние триггера 18 позвол ет работать триггеру 19, управл емому импульсами частоты счи- тывани . Спад импульса записи закрывает элемент И 10 и начинает срабатывать элемент 12 задержки, врем  срабатывани  которого равно времени срабатывани  элементов И 10 и ИЛИ 7, т.е. обеспечиваетс  одновременное исчезновение сигналов управлени  по входам записи/чтени  и выборки кристалла в блоке 4,

Импульс частоты считывани  уста- навливает триггер 19 в единичное положение, при этом сигнал с его выхода воздействует на коммутатор 15 выбира  адрес зоны считывани , котора  устанавливаетс  на выходе эле- мента 17 по сигналу с выхода триггера 19. Зона считывани  устанавливаетс  сменой потенциала в старшем разр де адресных входов блока 4.

Импульс считывани  с выхода эле- мента И 21 через элемент ИЛИ 7 поступает на вход выборки кристалла блока 4, Этого достаточно дл  считывани  информации с блока 4 по выбранному адресу зоны считывани . Окон чание импульса считывани  вызывает спад на выходе элемента И 21, который воздействует на формирователь 9, импульс на выходе которого сбросит триггер 19 в исходное положение и, поступив на .вход счетчика 14, произведет смену адреса в зоне считывани 

Claims (2)

1. Устройство дл  управлени  дос тупом к пам ти, содержащее блок формировани  адреса, выходом соединенный с группой входов выбора адреса блока пам ти, блок фиксации зоны, состо щий из счетного триггера и элемента неравнозначности, блок управлени  и генератор импульсов, первый и второй выходы которого подключены соответственно к первому и второму тактовым входам блока управлени , первый и второй выходы которого соединены соответственно с первым входом элемента неравнозначности и входом разрешени  выдачи адреса записи блока формировани  адреса, вход сброса которого  вл етс  входом пуска устройства и соединен с синхровхо дом счетного триггера, выходом подключенного к второму входу элемента неравнозначности, выход которого соединен со старшим разр дом входа выбор.1 адреса блока пам ти, отличающеес  тем, что, с целые

Q , 5 20 -25 п .

35

- 40

45

50

55

сокращени  аппаратурные затрат устт ройства, в него введены два формировател  импульса, два элемента задержки , элемент И и элемент ИЛИ, причем третий йыход блока управлени  соединен с входами первого и второго элементов задержки, первым входом элемента И и через первый формирователь импульса с первым входом сброса блока управлени  и входом записи блока формировани  адреса, вход чтени  которого соединен с вторым входом сброса блока управлени  и выходом второго формировател  импульса, выходы первого и второго элементов задержки подключены соответственно к второму входу элемента И и входу записи/чтени  блока пам ти, вход выборки кристалла которого соединен с выходом элемента ИЛИ, первым и вторым входами подключенного соответственно к выходу элемента И и к входу второго формировател  импульса, соединенного с четвертым выходом блока управлени , первый выход которого соединен с входом разрешени  выдачи адреса чтени  блока формировани  адреса ..

2.Устройство ПОП.1, отличающеес  тем, что блок управлени  содержит два триггера и два элемента И, выходы которых образуют соответственно третий и четвертый выходы блока, причем входы сброса первого

и второго триггеров  вл ютс  соответственно первым и вторым входами сброса блока, единичные выходы первого и второго триггеров  вл ютс  соответственно вторым и первым выходами блока и соединены с первыми входами первого и второго элементов И, вторые входы которых  вл ютс  соответственно перв ым и вторым тактовыми входами блока и соединены с синхро- входами первого и второго триггеров, информационный вход второго триггера подключен к инверсному выходу первого триггера, информационный вход которого соединен с шиной положительной пол рности источника питани  .

3,Устройство ПОП.1, отличающеес  тем, что блок формировани  адреса содержит коммутатор, выход которого  вл етс  выходом блока , и два счетчика, счетные входы которых  вл ютс  соответственно входами записи и. чтени  блока, причем

51376089 6

входы сброса и выходы первого и вто- мутатора, адресные входы которого рого счетчиков подключены соответст-  вл ютс  соответственно входами раз- венно к входу сброса блока и первому решени  выдачи адреса записи и чте- и второму информационным входам ком- ; ки  блока.