DE2548418C2 - Einrichtung zur Durchfährung der schnellen Fouriertransformation bei einem Puls-Doppler-Radarempfänger - Google Patents

Description

daß das Spektrum um die Dopplerfrequenz /Ό verschoben ist.

Zur Auswertung wird das empfangene HF-Signal mit der durchgehenden Trägerschwingung gemischt. Das dabei entstehende NF-Signal ίΛ#; zeigt Zeile b: Es ist eine entsprechend der Zielentfernung verzögerte Impulskette, die mit der Dopplerfrequenz f_D moduliert ist. Diese Modulation bedeutet einen Signalverlust gegenüber der Kette mit konstanten Impulsen. Außerdem ist die Richtung der Dopplerverschiebung nicht feststellbar, d. h. daß aus U2*<; nicht hervorgeht, ob das Ziel sich annähen oder entfernt. Deshalb wird das Empfangssignal noch parallel im sogenannten Quadraturkanal mit der um n/2 gedrehten Sendeschwingung gemischt Man kann die so entstehenden Signale U₂ *-,; und lh q(t) nach Zeile b und c auffassen als Real- und Imaginärteil eines komplexen Signals. Auf diese Weise hat man den Signalverlust ausgeglichen und wieder eine konstante Signalamplitude erreicht. Außerdem läßt sich nun auch das Vorzeichen der Dopplerverschiebung feststellen.

Das Empfangssignal (Dopplerschwingung F_D) wird nun mit einem Abstand, der der Breite der Entfernungstore entspricht, abgetastet, und die Abtastwerte werden analog verarbeitet oder digitalisiert. Der Abstand der Abtastproben nach Zeile c/ist meist gleich der Dauer T_rg der Sendeimpulse nach Zeile a. Auf diese Weise lassen sich sogenannte Entfernungstore schaffen, d. h. im Abstand von T periodisch aufeinanderfolgende Abtastproben Zb, zu 22 usw. kommen (angedeutet durch dicke Striche) aus dem gleichen Entfernungsbereich. Die Amplitudenmodulation der Abtastproben durch /b ist hier weggelassen.

Das abgetastete Echosignal läßt sich in der komplexen Ebene besonders anschaulich darstellen, wie aus F i g. 2 ersichtlich ist. Es handelt sich um eine Gruppe von Zeigern Z₀, Z₁, z₂, z₃ ... gleicher Länge, die um einen konstanten Winkel

φ = gjd· 7" = 2 π · /ρ ■ T

gegeneinander verdreht sind. Die Anfangsphase ψο des Echosignals ist unbekannt.

Den Signalen nach F i g. 2 ist unkorreliertes Rauschen überlagert, das man so darstellen kann, daß zu jedem Signalvektor zi, Z₂, z₃... nach F i g. 2 ein Zufallsvektor Lo, L\, La, Li... addiert wird, die in Fig.3 jeweils gestrichelt dargestellt sind.

Unter der Voraussetzung, daß die Dopplerfrequenz /b und damit der Winkel φ ■» cooTbekannt ist, liefert die Entscheidungstheorie eine einfache Regel für die optimale Entdeckung des Echosignals im Rauschen. Es wird der Ausdruck

komplexen Zahlen ζ*, und zwar gerade so, daß die Signalanteile sich wie in Fig.4 dargestellt, linear addieren. Die Rauschanteile L_k sind dagegen auch nach der Drehung noch unkorrelliert, so daß sich öediglich ihre Varianzen addieren. Der Signalanteil in (1) wächst also proportional zur Anzahl N der Impulse, während das Rauschen nur mit ^N zunimmt. Es ist somit unmittelbar zu sehen, auf welche Weise das Signal/ Rausch-Verhältnis und damit die Möglichkeit der Zielerfassung verbessert wird.

Im allgemeinen ist ω₀ unbekannt. Man kann dann trotzdem das durch (1) gekennzeichnete Prinzip als Näherung beibehalten und dafür die Operation parallel für mehrere ausgewählte Werte von ω_ΰ durchführen. Damit hat man eine Doppelfilterbank, deren Einzelfilter auf die entsprechenden Dopplerfrequenzen bzw. auf Dopplerfrequenzbereiche abgestimmt sind. Praktisch genügt es, N verschiedene Werte co_D/so zu wählen, daß die Winkel φι = ω_Ο; · T=2 π 1/N(I = 0,1... N-1) den Kreis gleichmäßig teilen. Die zugehörige Verteilung ist aus F i g. 5 ersichtlich. Gemäß (1) bildet man also für jedes /den Ausdruck

N-I

^{Zl =} Σ ^{Zk e} mit / = 0, 1

N-I. (2)

K=O

N - 1

F i g. 6 zeigt den Aufbau eines Einzelfilters für eine Filterbank nach Gleichung (2). /Der Wert z* wird mit dem Drehfaktor exp(-j2nkl/N) in der Multiplika-

tionsstufe MS multipliziert, zu der aus dem Speicher Sf erhaltenen Zwischensumme im Addierer AD addiert und als neue Zwischensumme im Speicher SP abgelegt. Da dies für die Signalwerte von η Entfernungstoren jeweils in gleicher Weise zu geschehen hat, sind entsprechend auch die Speicherplätze im Speicher SP n-fach vorzusehen. Die Drehfaktoren wechseln im Sendetakt (Periode T). Wenn die Echos von Λ Sendeimpulsen verarbeitet sind, wird (wie später näher erläutert) der Betrag der Gesamtsummen (entsprechend Fig.4) gebildet. Der maximale Betrag wird danr ausgewählt (»Largest-Of«-Empfänger) und mit einei passenden Schwelle verglichen. Er gibt an, in welcherr Dopplerfrequenzbereich das Echosignal liegt Wird entsprechend dem Beispiel von Fig.5 mi N = 6 gearbeitet, so ergibt sich für das Filter Nr. 0 eit Drehwinkel φ = 0 (unabhängig von Jt). Für das Filtei Nr. 1 (/=1) ist für Jt=O (Abtastwerte des erstei Sendeimpulses) der Drehwinkel φ = 0. Für Jt= (Abtastwerte des zweiten Sendeimpulses) ist de Drehwinkcl

Für k=2 ist φ = 120° usw. Für das Filter Nr. 2 (/=2) is der erste Drehwinkel wieder Null, der zweite Drehwin kel

7=2-^=120",

gebildet und sein Betrag mit einer Schwelle verglichen. 60 der dritte Drehwinkel Wird die Schwelle überschritten, so wird entschiedep., es sei ein Signal vorhanden. Nähere Einzelheiten zur Entscheidungstheorie sind dem Buch »Radar Detection« von I.V. Di Franco und W. L Rubin, Prentice Hall Ine, 1968 zu entnehmen. 65

Diese Entscheidungsregel läßt sich in der komplexen 7 = 6

Ebene sehr anschaulich interpretieren. Die Multiplikation mit ex[>(-Jk(Op T) bewirkt eine Drehung der = 4·-~ = 240",

der vierte Drehwinkel

= 360'

usw. bis zum Filter I = N- 1.

Die Beziehung (2) stimmt genau überein mit der Definition der diskreten Fouriertransformation (»DFT«). Für deren Berechnung steht mit der sogenannten schnellen Fourier-Transformation (»Fast Fourier Transform« = »FFT«) ein äußerst effektiver Algorithmus zur Verfügung. Während die direkte Ausführung von Gleichung (2) insgesamt N² Operationen (komplexe Multiplikation plus Addition) erfordert, ist die Anzahl der Operationen bei der Berechnung mit Hilfe der FFT lediglich proportional zu N log N. Je größer N ist, desto vorteilhafter wird die Anwendung der FFT. Hier zeigt sich der Vorteil der FFT darin, daß man mit wesentlich weniger arithmetischen Schaltungen auskommt.

Der Prinzip der FFT wird nachfolgend an einem Beispiel für N = 8 an Hand von F i g. 7 kurz erläutert. Die Abtastwerte zo, z\... nach Fig. 1, Zeile d werden zunächst als Spaltenvektor SV angeordnet (F i g. 7, links). Zur Vereinfachung ist später der Buchstabe ζ jeweils weggelassen. Es bedeutet dann also 0 den Wert zo, 1 den Wert Z\ usw. Jeder Spaltenvektor SV wird halbiert, und die beiden Teilvektoren werden zu einer zweispaltigen Matrix MZl umgruppiert. Jede Zeile dieser Matrix wird nun einer 2-Punkte-DFT (eine 2-Punkte-DFT bedeutet, daß die Operation gemäß (2) für N= 2 ausgeführt wird) unterworfen. Das Ergebnis wird mit όζη passenden Drehfaktoren multipliziert (in MS) und auf die ursprünglichen Speicherplätze (in Form der Matrix MZ 2) zurückgespeichert. Es ist somit nur ein einziger Speicher notwendig, in den die Teilvektoren in jeweils entsprechender Matrix-Konfiguration eingeschrieben werden. Damit ist ein Durchgang der FFT durchgeführt.

Die gewünschte DFT des ursprünglichen Vektors kann man berechnen, wenn man die Spalten der Ergebnismatrix MZ2 einer 4-Punkte-DFT unterwirft. Statt diese direkt auszuführen, kann man auf jede Spalte wieder einen Durchgang der FFT anwenden usw. Dieser Vorgang wird so lange wiederholt, bis nur noch Matrizen mit der Spaltenlänge 2 übrig sind, so daß eine abschließende 2-Punkte-DFT der Spalten die endgültige Transformation ergibt. Das Prinzip der FFT besteht somit darin, die Transformation eines langen Vektors auf viele Transformationen kurzer Vektoren zurückzuführen. Die hierbei stets notwendigen arithmetischen Operationen — 2-Punkte-DFT plus Multiplikation mit einem Drehfaktor — werden als Elementaroperationen bezeichnet, für die man ein spezielles Rechenelement CEvorsiehl.

In dem Beispiel wurde die FFT zur Basis 2 erläutert. Bei der FFT zur Basis 4 würde man statt dessen den ursprünglichen Vektor zu einer vierspaltigen Matrix umordnen und sinngemäß eine Elementaroperation für 4 Abtastwerte durchführen. Ein FFT-Prozessor zur Basis 4 kann in bestimmten Fällen weniger Schaltungsaufwand erfordern als ein solcher zur Basis 2. Gegen die Basis 4 spricht bei der vorliegenden Anwendung aber, daß man einen solchen Prozessor nur dann voll ausnutzen kann, wenn N eine Viererpotent ist. Bei der Basis 2 stehen dagegen alle Zweierpotenzen zur Verfügung, so daß man in der Variation der Anzahl der Impulse wesentlich freizügier ist. Will man die Flexibilität eines mit elektronischer Strahlschwenkung arbeitenden (»Phased Array«) Radars nicht einschränken, so kommt nur ein FFT-Processor zur Basis 2 in Frage.

Für FFT-Prozessorcn gibt es eine ganze Reihe von Realisicrungsmöglichkcitcn. Wenn die zu transformierenden Daten nicht blockweise, sondern kontinuierlich oder zumindest quasi kontinuierlich anfallen, ist ein sogenannter Durchfluß-Prozessor (Pipeline-Prozessor) mit Schieberegister eine besonders elegante Lösung. Einzelheiten hierzu sind in »IEEE Transactions on Audio and Electroacoustics«, Vol. Au-21, Nr. 1, Febr. 1973, Seiten 5 bis 16 beschrieben.

Ein solcher Prozessor für die FFT zur Basis 2 verlangt, daß ihm zwei unabhängige Signale parallel zugeführt ίο werden. Einzelheiten hierzu sind in Fig.8 dargestellt. Die Schieberegister als Speicher- und Verzögerungselemente sorgen zusammen mit den Umschaltern dafür, daß die Signalwerte genau in der richtigen Kombination und Reihenfolge nach Fig.7 am Rechenelement CE2 ankommen. Als Beispiel sind N=8 Sendeimpulse bzw. Abtastproben für jeden interessierenden Entfernungsbereich angenommen.

In Zeile a von F i g. 8 sind die Abtastproben O, 1, 2, 3

dargestellt. Darunter sind entsprechende gestrichelte Abtastproben 0', 1', 2', 3' gezeichnet. Erstere werden der Eingangsklemme E4 21 (beginnend zur Zeit f = 0), letztere der Eingangsklemme EA 22 zugeführt. Die Abtastproben 0,1,2,3 gelangen über den geschlossenen Umschalter C/S21 zu einem Schieberegister SR 21, die Abtastproben 0', Γ, 2', 3' direkt zu dem Schieberegister SR 22. Der zugehörige Umschalter US 22 liegt dahinter.

Nach einer Zeit von 4 T (T= Periodendauer d. Abtastproben = Sendepulsfrequenz) haben die Schieberegister SÄ21 und SK22 den in Fig.8, Zeile b dargestellten Zustand erreicht, d. h. sie sind mit den Abtastproben 0, 1, 2, 3 bzw. 0', 1', 2', 3' gefüllt. Jetzt werden die Umschalter US 21 und US 22 auf die in Zeile b gezeigte Stellung gebracht (gekreuzt).

Beim nächsten Schiebetakt nach

=£■7=47

wird die Abtastprobe 0 dem Eingang A CE 21, die Abtastprobe 4 (von EA 21 über US2t) dem Eingang ACE22 zugeführt. Nacheinander folgen bei ACE2X die Abtastproben 0,1,2,3, bei ACE22 die Abtastproben 4,5, 6, 7. Die Abtastproben 0', 1', 2', 3' gelangen in der Zwischenzeit über US22 zum Schieberegister SR21.

Gleichzeitig wird das Schieberegister SÄ 22 mit den Abtastproben 4', 5', 6', T gefüllt.

Nach ί=Ν· T = 8 T ist der in Zeile c gezeigte Zustand erreicht. Die Umschalter US21 und CS22 sind wieder in ihre parallele Lage zurückgekehrt, das Schieberegister SR 22 ist mit 0^r, 1', 2', 3', das Schieberegister SR 22 mit 4', 5', 6', T gefüllt. An EA 21 kommt die Abtastprobe 0, an EA 22 die Abtastprobe 0' der nächsten Folge von N= 8 Abtastproben an.

Am Augang des Rechenelements CE2 entsteher entsprechend die transformierten Spalten, wie sie ir Fig.7 bei der Matrix MZ2 dargestellt sind, Da diese Spalten für die weitere Verarbeitung wie unabhängige Zeitfunktionen der Länge N/2 aufgefaßt werder können, wird der Durchfluß-Prozessor hinter den

(10 ersten Rechenelement CE2 einfach mit um die Hälft« verkürzten Schieberegistern und doppelt schnell schal tenden Umschaltern fortgesetzt.

Fig.9 zeigt den vollständigen FFT-Durchfluß-Pro zessor für N = 8. Allgemein besteht ein Durchfluß-Prc

<iS zessor für Zeitfunktionen der Länge N aus /c/NSUifei Jede solche Stufe enthält ein Rechenelement CE. Di Gesamtlänge der Schieberegister SRbeträgt 2(N- 1). Die Stufe 2 entspricht in Aufbau und Wirkungsweii

der Anordnung nach F i g. 8. Die nachfolgende Stufe 1 ist analog aufgebaut, lediglich mit dem Unterschied, daß die Schieberegister SR 11 und SR 12 nur halb so viel Speicherplatz benötigen wie SR 21 und SÄ 22. Bei der Stufe 0 sind die Schieberegister SR 01 und SR 02 wieder nur halb so lang wie bei der vorhergehenden Stufe 1. Am Ausgang des Rechenelementes CEO stehen an den Klemmen AA 21 und AA 22 die transformierten Abtastproben in einer bestimmten Reihenfolge zur Verfugung.

Werden weniger als 8 Abtastproben verarbeitet, z. B. N\ = 4, so werden diese der Stude 1 zugeführt, wie durch einen Pfeil angedeutet. Bei nur N₀ = 2 Abtastproben erfolgt die Einspeisung bei der Stufe 0. Sollten mehr als 8, z. B. 16 Abtastproben verarbeitet werden, ist vor die Stufe 2 eine Stufe 3 zu setzen mit gegenüber der Stufe 2 verdoppelter Länge der Schieberegister.

Unmittelbar nach der Übernahme des letzten Wertepaares eines zu transformierenden Signalpaars kann das erste Wertepaar des nächsten Signalpaars nachfolgen. Folgen die Signalpaare lückenlos aufeinander, so sind auch die Rechenelemente dauernd beschäftigt. Bei einer Folge von einzelnen Signalen dagegen werden die Rechenelemente nur zur Hälfte ausgenutzt, es entstehen zeitliche Lücken.

In Fig. 10 sind in der obersten Reihe der Tabelle die Taktsignale 0 bis 19 angegeben. Diese Taktsignale stellen den Schiebetakt dar, mit denen die Information in die Schieberegister nach F i g. 8 und F i g. 9 eingelesen bzw. ausgelesen werden. Es ist ein Durchflußprozessor mit drei Stufen vorgesehen, also die Ausführungsform nach F i g. 9. Bei den ersten Schiebetakten 0,1,2,3 haben die Umschalter US2i und US 22 die in F i g. 8 in Zeile a dargestellte Lage. Die nicht gekreuzte Schaltstellung der Umschalter L/521 und US 22 ist jeweils durch zwei dicke parallele Striche angedeutet. In dieser Zeit während der Takte 0 bis 3 werden in das Schieberegister SR 21 nach F i g. 8 die Abtastwerte 0,1,2,3 nach Zeile a der F i g. 8 eingeschrieben. Die nachfolgenden Takte 4 bis 7 bringen erstmals eine Information zu dem Rechenelement CE2. Dabei ist vorausgesetzt, daß die Abtastproben nach Zeile a in F i g. 8 als erste einlaufen, d. h., daß vorher noch keine Abtastproben verarbeitet worden sind. Diese Abtastproben der ersten durchlaufenden Folge sind jeweils durch dicke Strichwerte bei der Tabelle angedeutet. Während der Takte 4 bis 7 werden di* Umschalter US2\ und L/522 in die gekreuzte Stellung gebracht, was durch die Darstellung in Form eines χ angedeutet ist. Vor dem Beginn des Taktes Nr. 4 ist also die in F i g. 8 in Zeile b dargestellte Verteilung der Abtastproben erreicht. Mit dem vierten Takt werden die Abtastproben 0 und 4 in das Rechenelement CE2 eingeschrieben und gleichzeitig die Abtastprobe 0' vom Schieberegister SR 22 in das Schieberegister SR 21 übernommen. Beim vierten Takt werden außerdem die Abtastproben 0 und 4 einer Elementaropcration im Rechenelement CE2 unterworfen, wie in F i g. 7 für das Rechenelement CEdargestellt. Die Elementaroperation wird mit dem Drehfaktor

durchgeführt. Der jeweilige Wert von η ist der Tabelle zu entnehmen. Beim Takt Nr. 5 werden die Abtastproben 1 und 5 in das Rechenelement CE2 eingegeben und der Elcmentaroperation mit dem entsprechenden Drehfaktor unterworfen. Gleichzeitig wird das zuvor berechnete Wertepaar ausgespeichert und zur weiteren Verarbeitung an die Stufe Nr. 1 übergeben. Beim Takt Nr. 6 gelangen die Abtastproben 2 und 6 zu dem Rechenelement CE2 und werden der Elementaroperation mit dem entsprechenden Drehfaktor unterworfen.

Beim Takt Nr. 7 gelangen die Abtastproben Nr. 3 und 7 zu dem Rechenelement CE2 und werden der Elementaroperation unterworfen.

Nach dem Takt it= 7 werden die Umschalter L/S21 und US22 wieder in die parallele Lage gebracht, und

ίο zwar für die Takte 8 bis U. Die Situation vor dem Beginn des Taktes Nr. 8 ist in Fig.8 in Zeile c dargestellt. Es werden jetzt hier analog zu den vorher beschriebenen Vorgängen die Abtastwertepaare 0', 4'; 1', 5'; 2', 6'; 3', T in das Rechenelement CE2 eingegeben.

Diese Werte werden nacheinander ebenfalls den Elementaroperationen unterworfen. Beim Takt 11 haben alle Abtastwerte 0 bis ζ und 0' bis T das Rechenelement CE 2 durchlaufen und sind nacheinander den jeweiligen Elementaroperationen unterworfen worden.

Bei der Stufe Nr. 1 nach F i g. 9 fällt mit dem Takt £=4 das erste Signal an. Es handelt sich um die transformierten Abtastproben 0 (am oberen Ausgang) und 4 (am unteren Ausgang von CE2). Die Umschalter US U und US 12 sind während der Takte 4 und 5 in paralleler Lage, während der Takte 6 und 7 in gekreuzter Lage. Infolge der Verzögerung durch die Schieberegister SAH und SÄ 12 bis zur ersten Stufe dauert es noch zwei Takte, bis am Rechenelement CE1 die durch das Rechenelement CE2 bereits transformierten Abtastproben 0 und 2 eintreffen. Beim Takt £=6 werden diese Abtastproben in dem Rechenelement CEl der Elementaroperation unterworfen. Beim nächsten Takt k- 7 erfolgt die Ausspeicherung der nunmehr auch im Rechenelement CEl verarbeiteten Abtastprobe 0 (am oberen Ausgang) und 2 (am unteren Ausgang). Beim Takt k=7 werden die transformierten Abtastproben I und 3 im Rechenelement CEl der Elementaroperation unterworfen. Beim Takt k = 8 werden die transformierten Abtastproben 4 und 6, beim Takt £^=9 die transformierten Abtastproben 5 und 7, beim Takt k— 10 die transformierten Abtastproben 0', 2' beim Takt Jt=II die transformierten Abtastproben Γ, 3', beim Takt £=12' die transformierten Abtastproben 4', 6' und beim Takt £=13 die transformierten Abtastproben 5', T im Rechenelement CE1 verarbeitet. Mit dem Takt £=14 haben somit alle transformierten Abtastproben 0 bis 7 und 0' bis T auch das Rechenelement CE1 durchlaufen.

Mit dem Takt £ = 6 werden die Umschalter US0\ und L/502 in die parallele Stellung gebracht. Nach der Verzögerung um einen Abtastwert (= Takt) durch die Schieberegister SÄ 01 unci SÄ 02 der Stufe 0 nach Fig. 9 gelangen die ersten transformierten Abtastproben 0 und 1 zu dem Rechenelement CEO. Diese Abtastproben werden dort der Elemcntaroperation unterworfen. Beim Takt £ = 8 sind clic Umschalter USOl und LJS02 in paralleler Lage. Durch die:;cn Takt werden die transformierten Abtastproben 2 und 3 in dem

fio Rechenelement CEO der I.lementaroperation 0 unterworfen. Nachfolgend werden mit den Takten £ = 9 bis £=14 die transformierten Abtastproben 4, 5; 6, 7; 0', Γ; 2', 3'; 4', 5'; 6', T in dem Rechenelement CEO verarbeitet. Mit dem Beginn des Taktes 15 haben somit

<>5 sämtliche Abtastproben 0 bsi 7 und 0' bis T den gesamten Prozessor nach F i g. 9 durchlaufen und stehen in entsprechender Reihenfolge an den Ausgängen AA 21 und AA 22 zur Verfügung.

P i i t c il c I

<r

Die Betriebsweise des Durchfluß-Prozessors nach F i g. 8 und 9 setzt voraus, daß zeitlich parallel Paare von Abtastproben (z. B. 0 bis 0') am Eingang (z. B. für /V= 8 an EA 21, EA 22) vorhanden sind. Bei Radargeräten ergibt sich nun die Schwierigkeit, daß die einzelnen Abtastproben nicht in dieser Form beim Radarempfänger vorhanden sind. Einzelheiten hierzu sind an Hand von F i g. 11 erläutert. Zeile a von F i g. 11 zeigt die zeitliche Verteilung von Sendeimpulsen SPo bis SP3 des Pulsradargerätes. Die Periodendauer dieser Sendeimpulse betrage T. Der durch die Periodendauer T gegebene Entfernungsbereich wird bei Radargeräten üblicherweise in verschiedene Entfernungskanäle aufgeteilt. Jeder dieser Entfernungskanäle hat einen entsprechenden Signalanteil, je nachdem ob ein Echosignal bei ihm auftritt oder nicht. Im folgenden ist angenommen, daß das Radargerät mit 8 Entfernungskanälen arbeitet. Dementsprechend werden von den Echosignalen acht Abtastproben gewonnen, die in Zeile a jeweils durch vier durchgezogene und vier gestrichelte Linien angedeutet sind. Der zeitliche Abstand zwischen diesen Abtastproben legt die Breite der Entfernungskanäle fest und ist mit T_rg bezeichnet. Gemäß Zeile a entstehen somit Gruppen von Abtastproben, die mit 0,1,2,3 usw. bezeichnet sind. Die Zahl der Abtastproben innerhalb jeder Gruppe ist beliebig; es ist jedoch zweckmäßig, eine gerade Zahl von Entfernungskanälen und somit eine gerade Zahl von Abtastproben zu wählen.

Um eine Verteilung der Abtastproben entsprechend den Zeilen a bis c der F i g. 8 zu erzielen, wird eine Schaltungsanordnung nach Zeile b der F i g. 11 verwendet. Ein Umschalter UR wird mit der Periode T_rg umgeschaltet. In dem oberen Übertragungsweg ist ein Verzögerungsglied VR eingeschaltet, dessen Verzögerungszeit zu T_rg gewählt ist. Durch die Betätigung des Umschalters UR im Takt T_rg ergibt sich eine Verteilung der Abtastproben auf zwei getrennte Signalwege entsprechend den Zeilen c und d. Die jeweils als ausgezogene Linien dargestellten Abtastproben nach Zeile a von den geradzahligen Entfernungstoren mit den Nr. 0, 2, 4 und 6 sind um T_rg verzögert. Am Ausgang AAG in der Zeile b liegen somit die Abtastproben der geradzahligen Entfernungstore (durchgezogene Linien nach Zeile a) und am Ausgang AAUdie Abtastproben der ungeradzahligen Entfernungstore (gestrichelte Linien nach Zeile a^an. Die Zeilen cunddinder Fig. 11 zeigen nunmehr eine Verteilung von Abtastproben, welche der Verteilung der Zahlen a bis c nach Fig.8 entspricht. Ein Unterschied besteht lediglich darin, daß anstelle einzelner Abtastwerte (in Fig.8) bei Fig. 11 jeweils eine Gruppe van Abtastwerten vorhanden ist. Die Gruppe 0 (bestehend aus 4 Abtastwerten) entspricht also dem einen Abtastwert 0 nach F i g. 8 usw.

N
Hei N_l>; Entfernungskanäien ergeben sich ->

N
>'" Abtastproben je Gruppe 0, 1,2 usw. Somit muß jeder in Fi g. 8

N
und Fig. 9 beschriebene Vorgang ·,'" mal innerhalb

jeder Gruppe 0, 1, 2 usw. wiederholt werden. Die Schieberegister der F i g. 8 und 9 sind ebenfalls um den <n>

Faktor J" zu verlängern. Die Steuerung der Umschalter US und der Drehfaktoren erfolgt für je eine Gruppe gemeinsam. Dies bietet den Vorteil, daß die Steuertaktc (entsprechend k in Fig. 10) direkt von dem Sendetakt hs (Pulsfrequenz.) des Radargerätes abgeleitet werden können. Die Abtastproben an den Klemmen AAG und A/W/nach Zeile (/können somit direkt den Eingangsklemmen EA 21 und EA 22 des so erweiterten Durchflußprozessors nach F i g. 8 bzw. F i g. 9 zugeführt werden und dort in der bereits beschriebenen Weise verarbeitet werden. Allgemein enthält somit der FFT-Durchfluß-Prozessor nach der Erfindung ein Schieberegister mit der Gesamtlänge N_rg ■ (N-1). Der Schiebetakt des Durchfluß-Prozessors ist 2 T_rg. Dieser Wert 2 Trg ergibt sich, wie aus den Zeilen c und d der F i g. 11 ersichtlich ist, durch die Paarbildung der Abtastproben. Dadurch wird der zeitliche Abstand zwischen aufeinanderfolgenden gestrichelten bzw. ausgezogen dargestellten Abtastproben 2 T_rg = Tp*

Aus der Tabelle nach Fig. 10 erkennt man, daß die Periodizität für die Umschalter US fortlaufend derart geändert wird, daß, ausgehend von den Umschaltern US 01 und US 02, die Anschaltdauer jeweils doppelt so lang ist. Zur Steuerung dieser Vorgänge kann in einfacher Weise ein Zähler verwendet werden. Dieser Zähler muß für N Stufen jeweils bis N zählen. In Fig. 12 ist ein Ausführungsbeispiel eines derartigen Zählers für N = 8 also für den Aufbau nach F i g. 9 dargestellt. Der Sendetakt T, welcher die gesamten Umschaltvorgänge steuert, wird zwei UND-Gattern UG1 und UG 2 zugeführt. Der zweite Eingang des UND-Gatters UG 1 ist negiert und wird im übrigen von einem Impuls angesteuert, der als »neues Funktionspaar« bezeichnet ist. Nähere Einzelheiten hierzu werden im weiteren Verlauf des Textes gegeben.

Bei Aussendung einer neuen Sende-lmpulsfolge (von N) liegt an NF (»neues Funktionspaar«) ein Signal an, das zusammen mit dem ersten Sendeimpuls an der Klemme SET über das UND-Gatter UG 2 den Zähler BZ über den Eingang a auf Null setzt. Beim nächsten Sendeimpuls an SET ist das Signal an NF auf Null (für die Dauer der ganzen Impulsfolge), so daß der a-Eingang gesperrt ist. Die nachfolgenden Sendeimpulse sind Zählimpulse für BZ. Jeder der (für N= 8) nachfolgenden sieben Zähltakte ändert die Wertigkeit am Ausgang Nr. 0 des 3-Bitzählers BZ. Dieser kann somit dazu verwendet werden, die Umschalter US 01 und fS02 nach F i g. 9 zu steuern. An dem Ausgang Nr. 1 des Zählers Bz erfolgt eine Änderung nur nach jedem zweiten Zählschritt. Dieser Ausgang kann somit zur Steuerung des Umschalters USM und US 12 nach F i g. 9 herangezogen werden.

Bei dem Ausgang Nr. 2 des Zählers BZ tritt eine Änderung nur nach jedem vierten Zählschritt auf, so daß von diesem Ausgang aus die Steuerung der Umschalter US2X und US22 nach Fig.9 durchgeführt werden kann.

Wären weitere Stufen vorhanden, so müßten entsprechend IdN Ausgänge des Zählers BZ vorgeseher sein und mit den entsprechend numerierten Umschal tern einer ergänzten Anordnung entsprechend Fig.^c verbunden werden.

Aus der Tabelle nach Fig. 10 ist ersichtlich, daß zi bestimmten Schaltstellungen der Umschalter and bestimmte Drehfaktoren eingestellt werden müssii Der Drehfaktor für die Stufe 0 ist konstant und win nicht mit umgesteuert. Bei dem Rechenelement Cl: kann somit der entsprechende Drehfaktor fest eingc stellt bleiben. Da dieser Drehfaktor = 1 ist. kann di Multiplikation hier überhaupt entfallen.

Bei Cl: 1 werden während jeder Stellung di Umsehalters USM b/w. L/512 insgesamt zwei Diel faktorcn mit η = 0 und /7 = 2 eingestellt. Dii entspricht dem Wechsel der Schaltstellungen di Umschalters ί '.$'01 bzw. //502. Von dem Ausgang 0 di

Zählers BZ wird daher ein Adressdecodierer ACi angesteuert Dieser Adressdecodierer ACi sucht aus dem Drehfaktorspeicher DFSi die Drehfaktorwerte für /j=0 und /3=2 entsprechend der Tabelle nach Fig. 10 heraus und gibt sie, durch einen Pfeil 5 angedeutet, an das Rechenelement CEX. Die Ausgänge Nr. 0 und Nr. 1 des Zählers BZsIrA außerdem mit einem weiteren Adressdecodierer AC2 verbunden. Dieser steuert die Ausspeicherung der Drehfaktoren für das Rechenelement CE2, die in einem Drehfaktorspeicher DFS 2 enthalten sind. Nacheinander werden von dort die Drehfaktoren für η = 0,1,2 und 3 entsprechend der Tabelle nach Fig. 10 ausgespeichert und an das Rechenelement CE 2 gegeben.

Bei Beginn der nächsten Sendeimpulsfolge setzt ein neuer Sendeimpuls an S£Tüber das UND-Gatter UG 2 den Eingang a des Zählers ÄZ wieder auf »clear«.

Bei der Auswertung von Radarechosignalen werden so viele Abtastproben benötigt, bis mit ausreichender Wahrscheinlichkeit feststeht, ob in einer bestimmten Auflösungszelle ein Ziel vorhanden ist oder nicht. Werden deshalb Radarsignale in ein Gebiet abgestrahlt, in dem z. B. starke Störungen vorhanden sind, so muß eine entsprechend größere Anzahl von Radarimpulsen ausgesandt werden. Bei einem weniger gestörten Gebiet genügt daher eine kleinere Anzahl von Radarimpulsen. Die Aussendung verschiedener Anzahlen von Radarimpulsen in unterschiedliche Richtungen ist vor allem bei Verwendung von phasengesteuerten Antennen möglich. Während bei der Verarbeitung von jeweils gleichen Anzahlen N von Impulsen ein für N Abtastproben ausgelegter Prozessor unmittelbar verwendet werden kann, muß bei der Verarbeitung von unterschiedlichen Zahlen von N eine gewisse Änderung in der Betriebsweise des Durchfluß-Prozessors angewandt werden. Ist der Durchfluß-Prozessor beispielsweise für die Verarbeitung von aus 512 Sendesignalen gewonnenen Informationen ausgelegt (9stufiger Prozessor) und waren vorher beispielsweise 256 Sendeimpulse in eine bestimmte Richtung ausgesandt worden, so wird bei einer Erhöhung der Zahl der Sendeimpulse auf A/=512 die Einspeisung dieser neuen Echosignale einfach beim Prozessor weiter vorne, d. h. bei der Stufe mit der Nr. 8 vorgenommen. Die Verarbeitung der vorhergehenden Abtastwerte läuft ungestört weiter.

Schwieriger werden die Verhältnisse, wenn in der neuen Stellung weniger Sendeimpulse ausgesandt werden als in der alten. Die neuen Signalwerte (N' Sendeimpulse) müssen dann in der Stufe mit der Nummer IdN" -1 eingespeist werden. Dort stehen aber noch während einer Zeitdauer von (N-N') ■ T Zwischenergebnisse aus der vorhergehenden Antennenstellung an, die nicht überschrieben werden dürfen. Eine Lösung für die Bewältigung dieses Problems besteht darin, zusätzliche Pufferspeicher bereitzustellen. Andernfalls muß mit der Aussendung der neuen Sendeimpulsfolge so lange gewartet werden, bis die benötigten Schieberegisterplätze frei sind. Bei dieser Betriebsweise treten also zeitliche Lücken der Dauer (N-N') · Tauf.

Verwendet man einen KIΊ-Prozessor für eine relativ große Zahl von Sendeimpulsen (z.B. /V=512), so uCuCUtCi UiCS, uau UaS £_i!Ci inSgCSaiut itir uiC c-iCituaUCf NT beleuchtet wird. Der Wert von NT kann mehrere 100 msec betragen. Während dieses Zeitraums kann sich ein schnelles Flugziel um eine beträchtliche Strecke weiterbewegt haben. Nun sollte aber das Ziel während der Beleuchtungsdauer das Entfernungstor möglichst nicht zu verlassen. Die Entfernungstore müssen daher relativ breit sein. Dies bedeutet, daß die Zeit T_rg nach F i g. 11 relativ groß ist. Diese Überlegung bietet eine Möglichkeit, den Aufbau des FFT-Prozesses bedeutend zu vereinfachen. Dies folgt aus der Überlegung, daß für die Durchführung der notwendigen Rechenoperation in den Rechenelementen CE relativ viel Zeit zur Verfügung steht. Es ist möglich, z. B. in TTL-Technik, Rechenelemente herzustellen, die mit einem Takt von z. B. 500 ns arbeiten. Somit bietet sich die Möglichkeit an, ein einziges Rechenelement CE im Multiplexbetrieb einzusetzen, indem es nacheinander zwischen die Schieberegisterstufen eingeschaltet wird. Die gemeinsame Eingangsklemme EAG bei der entsprechenden Anordnung nach Fig. 13 entspricht den beiden Anschlußklemmen des Prozessors (z. B. für N = 8 den Klemmen EA 21, EA 22 nach F i g. 9). Der Schalter a ist nur kurzzeitig zur Übernahme eines Wertepaares geschlossen und sonst geöffnet Eingangsseitig gelangen die Signale auf zwei parallele Wortleitungen (für komplexe Werte), die hier ebenfalls zur Vereinfachung nur einadrig dargestellt und mit BA bezeichnet sind. Über Schalter fts bis bo werden nacheinander Einrichtung USR 8 bis USRO an die gemeinsame Eingangsleitung BA angeschaltet Ausgangsseitig sind die Einrichtungen USR 8 bis USR 0 über Schalter cn bis C₀ an eine zwei parallele Wortleitungen BB angeschlossen. Auch diese Schalter c& bis co werden nacheinander betätigt. Zwischen den beiden Doppelwortleitungen (Busleitungen) BA und BB liegt das gmeinsame einzige Rechenelement CE Außerdem ist ein Schalter d vorgesehen, über den die Rechenergebnisse zur weiteren Verarbeitung zurückgeführt werden. Der Ausgang von CE ist über einen weiteren Schalter e zu dem Ausgang AAG (entspricht AA 21, AA 2 in F i g. 9) der Gesamtanordnung geführt

Die Elemente USR 8 und USR 0 enthalten diejenigen Bauteile, welche in Fig.9 jeweils zwischen den Rechenelementen GEliegenSo enthält z. B. das Element USRO den Umschalter USOi, das Schieberegister SROi sowie das Schieberegister SÄ 02 und den Umschalter i/502. In dem Element USR 1 sind der Umschalter USU, das Schieberegister SR 11 sowie das Schieberegister SÄ 12, der Umschalter US 12 nach F i g. 9 enthalten.

Zur Erläuterung der zeitlichen Aufeinanderfolge der einzelnen Schaltvorgänge wird auf Fig. 14 Bezug genommen. In Zeile a dieser F i g. sind die Sendeimpulse SfO und SPl dargestellt. Zur Vereinfachung sind hier nur vier (N_rg = 4) Entfernungskanäle RG 1 und RG 4 jeweils der Dauer T_rg gezeichnet. In Zeile b sind die Signale der zeitlich mit den Signalen der Entfernungskanäle RG 2 und RG 4 zusammen. Insgesamt steht somit jeweils eine Zeit von 2 T_rg für die Verarbeitung zur Verfügung.

In Zeile d sind eine Reihe von 9 Taktfolgen 0 bis 8 gezeichnet, deren Periodendauer T_M ist und die in der Zeit 2 T_rg vorhanden sind.

In Fig. 15 ist die Schalterstellung für die Schalter a sowie die Schalter b₈ bis bo und Q₁ bis co, den Schalter d und den Schalter e gezeichnet. Ein dicker schwarzer Strich bedeutet jeweils, daß der Schalter geschlossen ist. Darüber sind die einzelnen Multiplexiaktc 0 bis 8 gezeichnet. Bei dem ersten Takt 0 ist der Schalter bg geschlossen. Es erfolgt somit die Einspeicherung des Wertepaares aus den Entfernungskanälen RG1 und RG2 den Zeilen b und c der Fig. 14 in die Einheit USR 8. Da gleichzeitig der Schalter c& geschlossen ist,

gelangt ein vorher in der Stufe USR6 verarbeitetes Wertepaar zu der Recheneinheit CE, welche die zugehörigen Drehfaktoren für die Stufe 8 bereitgestellt hat. Am Ende des Multiplextaktes 0 wird der Schalter d am Ausgang des Rechenelementes CE geschlossen. Dadurch gelangt das aus der Stufe USR 8 kommende und mit dem Drehfaktor mit dem Index 8 verarbeitete Signal über die Leitung BA und Schalter b, zu USR 7. Da gleichzeitig der Schalter c? geschlossen ist, gelangen die nach Durchlaufen der achten Stufe des Prozessors vorhandenen Signale über die Leitung BB zum Rechenelement CE und werden dort mit dem Drehfaktor der siebten Stufe verarbeitet Da der Schalter d weiterhin geschlossen bleibt, gelangen die aus der siebten Stufe stammenden Signale beim Multiplextakt 2 über den geschlossenen Schalter /% zu der Einheit USR 6. Da auch der Schalter q, geschlossen ist, werden die Signale von USR 6 der Recheneinheit CE erneut zugeführt und dort mit dem Drehfaktor der sechsten Stufe verarbeitet. Über den weiterhin geschlossenen Schalter d gelangen diese Signale beim Multiplextakt 3 auf die Leitung BA und von dort über den geschlossenen Schalter bs zu der Einheit USR 5. Diese Arbeitsweise setzt sich fort, bis nacheinander die Wertepaare sämtliche Stufen durchlaufen haben. Am Ende wird bei der letzten Stufe USR 0 bei geschlossenem Schalter o> (Multiplextakt 8) die letzte Transformation in dem Rechenelement CE durchgeführt. Beim ersten Multiplextakt der nachfolgenden Periode ist der Schalter e geschlossen und dafür der Schalter d geöffnet. Dadurch werden die Wertepaare, welche nunmehr den gesamten FFT-Prozessor durchlaufen haben, vom Ausgang des Rechenelementes CE zu dem gemeinsamen Ausgang AAG geführt Dieser Ausgang AAG entspricht den beiden Ausgangsklemmen AA 21 und AA 22 aus F i g. 9. Gleichzeitig mit der Ausspeicherung des verarbeiteten Wertepaares wird über die geschlossenen Schalter a und fee ein neues Wertepaar in die Einheit USRi übernommen, und der Vorgang beginnt, wie bereits beschrieben, von neuem.

Da die einzelnen Schaltvorgänge nach Fig. 15, gesteuert durch die Multiplextakte, unmittelbar aneinanderstoßen, besteht bei einem ungenauen Arbeiten der einzelnen Schaltelemente die Gefahr, daß Informationen falsche Wege laufen. Dies ist z. B. dann der Fall, wenn die Schalter nicht genau gleichzeitig öffnen und schließen. Es ist deshalb zweckmäßig, bei dem Rechenelement CE einen Eingangspuffer CPE und einen Ausgangspuffer CPA vorzusehen. In der Praxis kann es auch zweckmäßig sein, die Übernahme eines neuen Funktionspaares am Eingang der F i g. 13 und die Ausgabe des letzten transformierten Funktionspaares am Ausgang des Rechenelementes CE zeitlich voneinander zu trennen. Dies kann in einfacher Weise dadurch erreicht werden, daß man für die Ausgabe einen weiteren (also 10.) Multiplextakt zur Verfügung stellt.

Die Stellung der Umschalter US nach F i g. 9 wird durch den Multiplexbetrieb nicht berührt. Die Steuerung dieser Umschalter wird nach wie vor direkt vom Sendetakt, also von den Sendeimpulsen SP, abgeleitet. Dagegen müssen die Drehfaktoren für das Rechenelement CEnach F i g. 13 während des Multiplexes variiert werden.

Für die nachfolgenden Figuren gilt die nachstehend an Hand der F i g. 16 bis 18 erläuterte Symbolik.

Einfache Linien (Pfeile) entsprechen einfachen Leitungen, auf denen ein Signal übertragen wird. Doppelte Linien (Pfeile) bedeuten parallele Leitungen (Wortleitungen), auf denen eine ganze Binärzahl parallel übertragen wird. Ein Beispiel für einen Zähler ist in F i g. 16 dargestellt. Mit x, u, y sind einfache Eingänge bzw. Ausgänge, mit M ein Wortleitungseingang, mit Z ein Wortleitungsausgang bezeichnet. Es bedeutet

M: Zahl, auf die gezählt wird,
u: Übernahmeimpuls, setzt den Zähler auf Af,
x: zu zählende Impulse,

y: Ausgangssignal, wenn der Zähler auf 0 heruntergezählt hat,
Z: abgreifbarer Zählerstand.

35

40

45

60 Fig. 17 zeigt ein Anzeigeelement in Form eines Flip-Flops mit zwei möglichen Schaltstellungen. Dabei bedeutet:

s: Setzeingang, setzt die Anzeige auf »TRUE« (Eins),
r. Rücksetzeingang, setzt die Anzeige auf »FALSE«

(Null),
z: Zustand, hier kann der Momentanzustand der Anzeige abgegriffen werden.

In Fig. 18 ist ein Speicherregister dargestellt. Dabei bedeutet

E: einzugebende Zahl,

u: Übernahmeimpuls, mit u wird Eins Register

übernommen,
Z: hier kann Inhalt des Registers abgegriffen werden.

In Fig. 19 sind die einzelnen Schaltelemente für die Durchführung der Steuerung bei verschiedenen Werten von N dargestellt. Im folgenden werden Flip-Flops mit den Bezugszeichen FF, UND-Gatter mit den Bezugszeichen UG und ODER-Gatter mit den Bezugszeichen OG benannt. Im einzelnen sind die Anzeige-Flip-Flops FFB, FFE, FFL und FFA vorgesehen. Das Flip-Flop FFB signalisiert den Neubeginn und ist in diesem Zustand auf Eins gesetzt. Die übrigen Flip-Flops FFE (Eingabe), FFL (Lücke) und FFA (Ausgabe) stehen auf Null. Mit dem Beginn einer neuen Folge von W-Sendeimpulsen wird an dem Eingang EFP ein Signal eingegeben. Dieses gelangt zu dem UND-Gatter UG 2. Der erste Sendetakt, welcher an der Klemme SET zugeführt wird, gelangt zu dem UND-Gatter UG 2. Dort liegt der Ausgang des Flip-Flops FFB mit einer Eins an. Der vierte Eingang des UND-Gatters UG 2 wird von dem /V-Register nach F i g. 20 mit einer Eins belegt. Dadurch tritt in diesem Augenblick ein Ausgangssignal am UND-Gatter UG2 auf. Dieses bewirkt, daß das Eingabe-Flip-Flop FFE auf Eins gesetzt wird. Gleichzeitig erfolgt eine Rücksetzung des Flip-Flops FFB über das Oder-Gatter OG1. Dieses steht somit von jetzt an bis zum Beginn der Aussendung einer neuen Sendeimpulsfolge auf Null. Da somit vom Ausgang von FFB während dieser Zeit stets eine Null an dem UND-Gatter UG 2 angelegt ist, wird die Einspeisung von neuen Funktionspaaren verhindert. Die Null vom Ausgang des FFB-Flip-Flops gelangt außerdem zu dem UND-Gatter UG 3 und sperrt dieses ebenfalls für die gesamte Zeit, in der in FFB die Null vorhanden ist, für die die weitere Eingabe von Startsignalen.

Im Λ/'-Register RN1 nach F i g. 20 ist die neue Zahl von auszusendenden Sendeifnpulscn .V enthalten. Im Subtrahierer STH1 nach F i g. 20 wird der Wert /V-1 gebildet und an den Eingabezähler EGZ weitergegeben. Die Übernahme der vom Subtrahierer STH1 bereitge-

709 647/334

¹⁷ /

stellten Zahl N'-1 in den Eingabezähler EGZ wird von dem Ausgangssignal des UND-Gatters UG 2 gesteuert. Dem UND-Gatter UG1 werden die Sendetakte über die Klemme SET zugeführt. Der zweite E^; -ng des UND-Gatters UG1 ist mit dem Eingabe-Fli| op FFE verbunden. Der dritte Eingang ist negiert unu steht mit der Klemme £FP(neues Funktionspaar) in Verbindung. Nach Beendigung des Ansteuersignals »neues Funktionspaar« an der Klemme EFP liegt an den drei Eingängen des UND-Gatters UG1 jeweils der Wert 1 ι ο an und erzeugt ein Ausgangssignal. Dieses Ausgangssignal wird, solange »Eingabe« gesetzt ist, mit jedem Sendetakt neu dem Eingabezähler EGZ zugeführt und zählt diesen auf Null zurück. Mit dem Erreichen des Wertes Nu!! setzt der Eingabezähler RGZ ein Ausgangssignal zu dem Flip-Flop FFE ab. Dieses wird dadurch über den negierten Eingang auf Null gesetzt. Mit dem Erreichen der ZählerstelJung Null in dem Eingabezähler EGZ erscheinen am Ausgang des Prozessors die ersten transformierten Abtastwerte. Deshalb gelangt das die Zählerstellung Null signalisierende Ausgangssignal auch zu dem Ausgabe-Flip-Flop FFA. Dieses wird dadurch auf den Wert Eins gesetzt. Mit der Eingabe des Signals »neues Funktionspaar« an der Klemme EFP wird dieser neue Wert auch in das Register AN2 nach Fig.20 übernommen. Über den Subtrahierer STH2 wird der Wert N-1 gebildet und dem Ausgabezähler AGZnacb F i g. 19 zugeführt. Wenn der Eingabezähler EGZ den Wert Null erreicht, wird der Wert N-1 am Ausgang des Subtrahierers STH 2 nach F i g. 20 in den Ausgabezähler AGZ übernommen. Das UND-Gatter UG8 erhält an seinem oberen Eingang nach dem Auftreten des »Ende« anzeigenden Signals vom Eingabezähler EGZ ständig den Wert Null zugeführt, welcher durch die Invertierung eine Eins ergibt. Der untere Eingang, welcher den Stand »Ausgabe« des Flip-Flops FFA wiedergibt, hat ständig eine Eins angelegt. An dem mittleren Eingang werden die Sendetakte zugeführt und somit als Zähltakte zu dem Ausgabezähler AGZ übernommen. Dieser wird dadurch für die nachfolgenden N— 1 Sendeimpulse auf Null heruntergewählt. Mit dem Erreichen des Zählerwertes Null setzt der Ausgabezähler AGZ das Ausgabe-Flip-Flop FFA auf Null. Gleichzeitig wird dieses Signal dem UND-Gatter UG4 zugeführt. Solange das Eingabe-Flip-Flop FFE noch auf Eins gesetzt ist, wird durch den negierten zweiten Eingang des UND-Gatters UG 4 die Übertragung eines Ausgangssignals zum ODER-Gatter OG 2 verhindert. 1st aber die Eingabe Null, so wird das den Zählwert Null anzeigende Ausgangssignal des Ausgabezählers AGZ über das UND-Gatter UG4 dem Oder-Gatter OG 2 zugeführt und setzt von dessen Ausgang das einen Neubeginn anzeigende Flip-Flop FFB auf den Wert Eins.

Im folgenden sind zwei Fälle zu unterscheiden, je nachdem ob die neue Zahl Λ" von Sendeimpulsen größer oder kleiner ist als die Folge N der vorangegangenen Sendeimpulse. Für den Fall, daß N' größer ist als N, liegt an dem negierten Eingang des UND-Gatters UG5 ständig eine Null. Diese ergibt dann am UND-Gatter UG5 ein Ausgangssignal, wenn der Eingabezähler EGZ auf Null heruntergezählt hat. Vom Ausgang des UND-Gatters UG5 gelangt dieses Signa! über das ODER-Gatter OG 2 zu dem Neubeginn Flip-Flop FFB. Dieses bleibt für die Dauer eines Taktes auf dem Wert Eins stehen.

Für den Fall, daß die Zahl N' kleiner ist als die Zahl N

der vorangegangenen Sendeimpulse, erzeugt der Subtrahierer STH3 nach F i g. 20 ein Ausgangssignal, welches an das UND-Gatter UG 6 angelegt wird! Gleichzeitig mit dem Erreichen des Endwertes beim Eingabezähler EGZ wird der zweite Eingang des UND-Gatters UG 6 belegt und so ein Ausgangssignal erzeugt. Dieses setzt das Lücken-Flip-Flop FFL auf den Wert Eins. Gleichzeitig wird der am Ausgang des Subtrahierers STH4 nach Fig.20 vorhandene Wert /V-N'-1 in die Lückenzähler LKZ übernommen. Nach dem Auftreten des Übergabeimpulses am Ausgang des UND-Gatters UG6 liegt an dem oberen negierten Eingang des UND-Gatters UG 7 ständig eine Null. Außerdem ist der dritte Eingang entsprechend deni Zustand des Flip-Flops FFL ständig auf Eins gesetzt. Die ankommenden Sendetakte am dritten Eingang des UND-Gatter UG 7 bewirken somit eine Rückstellung des Lückenzählers von dem eingestellten Wert N-N'-1 nach Null. Mit dem Erreichen des Ausgangswertes Null wird über das ODER-Gatter OG 2 ein Setzimpuls zu dem Flip-Flop FFB gegeben, das somit für einen Neubeginn für die Dauer eines Sendetaktes auf den Wert Eins gesetzt wird. Gleichzeitig wird das Flip-Flop FFL über seinen negierten Eingang auf Null zurückgesetzt.

Fig.21 zeigt die für den Ablauf der Operation im FFT-Prozessor benötigten Takte in ihrer zeitlichen Beziehung zueinander. Für die Zeichnung wurden Ny= 8 Entfernungstore gewählt. Zwischen zwei Sendeimpulsen Nr. k und Nr. k+1 wird das Radargerät auf Empfang geschaltet (Zeile a). Während des Empfanges erhalten die Abtasteinrichtungen N₃,= 8 »Encodew-Impulse im Abstand T_rg (Zeile b). Zeile c zeigt, daß die »Data-Ready«-Impulse (Abtastung ausgeführt), mit denen die Abtastwerte an den Ausgängen der Abtasteinrichtungen anliegen, gegenüber den »Encode«-lmpulsen um ein konstantes Intervall verzögert sind. Im Takt der »Data-Ready«-Impulse kommen die Abtastwerte am Eingang der Gruppierungseinrichtung (F i g. 11, Zeile b)an. Diese bewirkt, daß die Abtastwerte paarweise mit den N_rgl2 = 4 Wertepaartakten nach Zeile dam Eingang des FFT-Prozessors anliegen.

Zwischen zwei Wertepaartakten muß der Multiplexbetrieb gemäß F i g. 13 ablaufen. Für die Multiplexsteuerung muß ein Takt zur Verfugung stehen (Zeile f), der neunmal schneller ist als der Wertepaartakt. Da der Multiplexbetrieb eine rein interne Eigenschaft des Prozessors ist, steht er von Seiten des Radargerätes nicht zur Verfügung, sondern muß z. B. mit Hilfe eines Phasenregelkreises (Phase Locked Loop) aus einer mit dem Wertepaartakt synchroner Mäanderschwingung (Zeile e) abgeleitet werden. Dies geht aber nur dann, wenn die Mäanderschwingung (und damit auch der Wertepaartakt) eine zeitlich durchgehende Schwingung ist, die nicht nur während der Empfangsperiode zur Verfügung steht. Bei der Steuerung des FFT-Prozessors ist also die Aufgabe zu lösen, wie aus zeitlich durchgehenden Taktfolgen die für den Prozessor relevanten Impulse ausgeblendet werden können (s. unten). Mit dem Multiplextakt nach Zeile /werden die Multiplexschalter a,t>s...bo, es... C₀, d und e nach Fig. 13 betätigt. Die Abtastwerte können die Schalter erst dann passieren, wenn diese mit Sicherheit in einem definierten Zustand sind. Dabei wird noch ein Multiplextakt nach Zeile ^ benötigt, der gegenüber dem ursprünglichen Multiplextakt nach Zeile f etwas verzögert ist. Wenn der Prozessor vorübergehend keine Abtastwerte entgegennimmt, weil z. B. durch den

Wecl entst zur Emp' zwei Steue Wem (in di

alsok Fi. der C ausge gestri pulse wenn rechti bzw. die Ai geset: Nir das S des U FFZI invert Eins UGi wird. UGl für di dem Wert geset geht ausgt der Ί unter restlii ren k de V steue vom

ist d;

vV C it

inve Dar von

"g
:rt

!S-■in lit
uf
as
ull

m
:n
:n
nuf
es
n-
:ie
lit
er
ort
ie

ir
•s
h

Wechsel der Anzahl der Sendeimpulse eine Lücke entstanden ist, steht zwar der Takt der Sendeimpulse Verfügung, das Radargerät wird aber nicht auf Empfang geschaltet. Auch in diesem Fall muß zwischen zwei Sendeimpulsen die notwendige Anzahl von Steuerimpulsen für den Prozessor ausgeblendet werden. Wenn der Prozessor keine Abtastwerte verarbeitet hat (in diesem Fall sind die Flip-Flops FFE und FFA aus Fig 19 beide auf Null), soll er stillstehen. Cs werden ihm also keine Steuersignale zugeführt.

F i g. 22 zeigt eine Anordnung, wie die für den Ablauf der Operationen im FFT-Prozessor benötigten Impulse ausgeblendet werden können, der obere Teil (bis zur gestrichelten Linie) dient dazu, die N_rg/2 Wertepaarimpu!se auszublenden, und zwar alternativ im linken Teil, wenn der Prozessor Daten entgegennimmt, und im rechten Teil, wenn der Prozessoreingang gesperrt ist bzw keine Daten entgegennimmt. Zu Beginn werden die Anzeigc-Flip-Flops FFZt, FFZ2 und FFZ3 auf Null

gesetzt.

Nimmt der Prozessor Abtastwerte entgegen, so liegt das Signal »Eingabe« von FFEin Fig. 19 am Eingang des UND-Gatters UG10 auf 1. Das Anzeige-Flip-Flop FFZ \ steht zu Beginn auf Null, so daß über den invertierten Eingang des Gatters UGIO eine weitere Eins ansteht Die dritte Eins steht am Eingang von UG10, wenn das Radargerät auf Empfang geschaltet wird. Damit kann der erste Wertepaartakt das Gatter UG10 passieren. Er steht FFZ1 auf Eins, so daß UG 10 für die restlichen Wertepaartakte gesperrt ist Außerdem bewirkt der erste Wertepaarimpuls, daß der Wertepaarzähler WPZi auf den Wert (N_rg/2)-\ gesetzt wird. Über die ODER-Gatter OG10 und OGII geht der ersle Wertepaarimpuls als erster der ausgeblendeten Wertepaarimpulse in den Multiplexteil der Taktsteuerung. Da FFZ1 auf Eins steht liegt am unteren Eingang von UG11 eine Eins, so daß die restlichen Wertepaarimpulse das Gatter UGH passieren können und über OG10 und OG11 als nachfolgende Wertepaarimpulse in den Multip'exteil der Taktsteuerung gelangen. Diese Wertepaarimpulse werden vom Wertepaarzähler WPZi gezählt. Hat dieser nach (Nrgl2)-1 Impulsen auf Null heruntergezählt, so setzt er das Flip-Flop FFZi wieder auf Null, so daß UG11 für weitere Wertepaarimpulse gesperrt ist. Zusammen mit dem ersten Wertepaarimpuls werden also insgesamt Nrg/2 Wertepaarimpulse in dem Multiplexteil der Taktsteuerung gegeben.

Nimmt der FFT-Prozessor keine Abtasiwerte entgegen, ist also »Eingabe« (FFE in Fig. 19), so liegt über dem invertierten unteren Eingang eine Eins an UG 12. Solange der Prozessor überhaupt noch beschäftigt ist, ist dann »Ausgabe« (FFa in Fig. 19) auf Eins, so daß auch am mittleren Eingang von UG 12 eine Eins steht. Damit kann in diesem Zustand jeder Sendeimpuls UG12 passieren und das Anzeige-Flip-Flop FFZ 3 auf Eins setzen. Gleichzeitig wird der Wertepaarzähler WPZ2 auf N_rg/2 gesetzt. Am unteren Eingang von UG 13 liegt eine Eins, so daß N_rg/2 Wertepaarimpulse UG13 passieren können, die über OGlI dem Multiplexteil zugeleitet werden. Nach N_rgJ2 Wertepaarimpulsen hat WPZ2 auf Null heruntergezählt und gibt ein Signal ab, das FFZ2 auf Null setzt, womit UG 13 für weitere Wertepaarimpulse gesperrt wird.

Zu Beginn steht FFZ2 auf Null, so daß über den invertierten oberen Eingang eine Eins an UG 14 liegt. Damit kann der erste Wertepaarimpuls vom Ausgang von OG 11 des Gatters UG 14 passieren und FFZ2 auf Eins setzen. Der erste Wertepaarimpuls bewirkt außerdem, daß der Multiplexzähler MPZden Wert

IdN_n

•1 = /c/512-1 = 8

übernimmt. Schließlich wird der erste Wertepaarimpuls über OG12 geleitet und als erste Multipleximpuls interpretiert. Nach dem ersten Wertepaarimpuls liegt über dem invertierten oberen Eingang eine Null an UG16. Auch am unteren Eingang liegt eine Eins, da FFZ2 auf Eins steht. Damit können die acht Impulse des Multiplextaktes das Gatter UG16 passieren. Am Ausgang von OG12 stehen sie als ausgeblendete Multipleximpulse zur Verfügung. Am Ausgang eines Verzögerungsgliedes VZG kann dann der verzögerte Multiplextakt abgenommen werden.

Die Muitipleximpulse am Ausgang von t/G 16 werden vom Multiplexzähler MPZ gezählt. Hat dieser nach acht Impulsen auf Null heruntergezählt, so gibt er ein Signal ab. Dieses kann das Anzeige-Flip-Flop FFZ2 über UG15 nur dann auf Null zurücksetzen, wenn sowohl FFZl als auch FFZ3 auf Null steht, der Prozessor also zur Ruhe kommen soll. Andernfalls wird mit jedem neuen Wertepaarimpuls am Ausgang von OG11 der Multiplexvorgang wiederholt.

Der Multiplexzähler MPZ zählt von Acht auf Null. Wird der aktuelle Zählerstand in einem Dekodierer DEC dekodiert, so wird an dessen Ausgang genau eine der Leitungen 8... 0 aktiviert. Man kann mit diesen Leitungen direkt das Schließen der Multiplexschalter bg... bo und es... Cb in F i g. 13 steuern, und zwar so, daß die aktivierte Ausgangsleitung 8 die Schalter b» und cb schließt, die akustische Ausgangsleitung 7 die Schalter Z>7undc7usw.

Im Gegensatz zu den Schaltern Zj₈ ... bo und C₈... q> in F i g. 13 hängt das Schließen der Schalter a, d, e von der Anzahl N' der Sendeimpulse ab. Die Zahl N' wird mit einem Übernahmeimpuls in ein Register RE übernommen und, da sie eine Zweierpotenz ist, mit Hilfe eines Codierers COD zu IdN' logarithmiert. In einem Subtrahierer STH 5 wird IdN'-1 gebildet. Wenn der Multiplexzähler den Wert IdN'-1 erreicht hat, gibt der Vergleicher ein Signal ab, mit dem die Schalter a und e in F i g. 13 geschlossen sowie Schalter dgeöffnet wird.

F i g. 23 zeigt die Steuerung der Umschalter zwischen den Schieberegistern gemäß F i g. 13 sowie der Koeffizienteneinstellung bei Multiplexbetrieb. Bei Beginn einer neuen Kette von Sendeimpulsen steht das Flip-Flop FFB(Neubeginn) gemäß Fig. 19 auf Eins, die Bedingung N'>0 steht auf Eins und ebenso das Signal »neues Signalpaar«. Der erste Sendeimpuls verursacht daher am Ausgang des Gatters UG 20 ein Signal, das über den Rücksetzeingang den 9-Bit-Zähler ßZ9 auf Null setzt. Der Zähler ßZ9 soll nur dann zählen, wenn der FFT-Prozessor auch wirklich arbeitet. In diesem Fall ist mindestens eines der Signale Ausgabe (FFA in F i g. 19) oder Eingabe (FFE in F i g. 19) gleich eins, so daß am Ausgang von OG 20 eine Eins liegt, die damit am unteren Ende des Gatters UG 21 ansteht. Während der folgenden N'— 1 Sendeimpulse liegt das Signal »neues Funktionspaar« (an EFPm F i g. 19) auf Null, so daß auch am oberen invertierten Eingang von UG 21 eine Eins ansteht. Die folgenden ΛΓ-1 Sendeimpulse können damit über den Ausgang von UG 21 an den Zählereingang von ßZ9 gelangen.

Mit den Signalen der Ausgangsleitungen von ßZ9 lassen sich direkt die Umschalter steuern, und zwar mit Ausgang 8 für die Stufe 8 mit Ausgang 7 für die Stufe 7

usw. Eine Null am Ausgang bedeutet immer, daß die Umschalter parallel sind, eine Eins, daß sie gekreuzt sind.

Die 8 niedrigstwertigen Bits liegen am Eingang des 8-Bit-Schieberegisters SRM. Sie werden mit den jeweils ersten Multipleximpulsen (Ausgang von OGlI in Fig. 22) als Übernahmetakt parallel nach SRM übernommen. Die übrigen Multipleximpulse (Ausgang von UG16 in F i g. 22) dienen als Schiebetakte, mit denen jeweils an der Stelle des niedrigstwertigen Bits eine Null in das Schieberegister SRM eingeschoben wird. Der Inhalt des Schieberegisters kann damit unmittelbar als Adresse an den Adreßdecodierer ADC für den Koeffizientenspeicher DFS angelegt werden. Der hiermit ausgewählte Drehfaktor wird dem Rechenelement C£in F i g. 13 zugeführt.

Die vollständig transformierten Abtastwerte erscheinen an den Ausgängen AAH und AA22 aus Fig.9 (bzw. AAG aus F i g. 13) des FFT-Prozessors paarweise im Takt 2 T_v in der in F i g. 24 angegebenen Reihenfol-

Zuerst kommen die Spektrallinien aller geraden und anschließend jene aller ungeraden Entfernungstore. Die Reihenfolge der Frequenzen ergibt sich, wenn man die Bitfolge der positiven ganzen Zahlen umkehrt und wieder als positive ganze Zahlen interpretiert (»bit reversed order«). Die aus dem Umschalter USW, den Betragsbildern BETi, BET2 dem Maximumtor MAX und dem Schieberegister SRG der Länge N_rgl2 bestehende Einrichtung in F i g. 24 dient dazu, für jedes Entfernungstor die betragsgrößte Spektrallinie festzustellen (»Largest Of Receiver«).

Von den komplexen Zahlen an den Ausgängen AA 21 und AA 22 des FFT- Prozessors wird in BETi und BET2 zunächst der Betrag gebildet. Zu Beginn ist der Umschalter USWm der unteren Schaltung, so daß am oberen Eingang des Maximumtores MAX eine Null liegt. Das Maximumtor MAX wählt daher zunächst von allen geraden Entfernungstoren das Maximum der Spektrallinien für /t> und A aus und schreibt sie als vorläufiges Maximum in das Schieberegister SRG ein. Wenn SRG zum erstenmal vollständig gefüllt ist, schaltet USW nach oben. Die Beträge der restlichen Spektrallinien werden nun in MAX m\i dem vorläufigen Maximalwert verglichen, das Maximum der drei Werte ausgewählt und als neues vorläufiges Maximum in SRG übernommen. Wenn sämtliche Spektrallinien der geraden Entfernungstore abgearbeitet sind, wird der Schalter S geschlossen, und USW geht wieder in die untere Stellung für die Spektrallinien von /ö, A der ungeraden Entfernungstore. Die maximalen Spektrallinien der geraden Entfernungstore werden über den geschlossenen Schalter 5 einer Schwelle SCW zugeführt, die entscheidet, ob in dem Entfernungstor ein Ziel vorhanden ist oder nicht. Wird der Schwellenwert überschritten, so wird ein Ziel in dem jeweiligen Entfernungskanal angenommen. Sollen Festziele unterdrückt werden, so müssen die Spektrallinien mit k vor der Maximumbildung in MAX unterdrückt werden Der Index von f_x gibt den jeweiligen Dopplerfrequenzbereich an und kann somit für die Geschwindigkeitsbestimmung in bekannter Weise herangezogen werden.

Allgemein ausgedrückt wird so vorgegangen, daß di« am Ausgang des Prozessors anfallenden Signalwer« daraufhin untersucht werden, in welchem Frequenzbe reich Amplitudenwerte auftreten, die einen bestimmter Schwellenwert überschreiten und somit das Vorhanden sein von Zielen anzeigen.

Hierzu 14HIiUi Zcidinun»en

Claims (12)

Patentansprüche:

1. Einrichtung zur Durchführung der ichnellen Fouriertransformation bei einem kohärenten Puls-Doppler-Radarempfänger mittels eines Durchflußprozessors für Signalpaare der Basis 2 mit paarweise gleichen Verzögerungsspeichern, von denen jeweils einer vor und der andere hinter einem Umschalter liegt und zwei derartige Umschalter ein Umschalterpaar bilden, das wechselweise entsprechend dem Algorithmus der Fouriertransformation gekreuzt oder nichtgekreuzt geschaltet ist, wobei zwischen den paarweise gleichen Verzögerungsspeichern Rechenelemente liegen, welche aus komplexen Addierern, Subtrahierern und gegebenenfalls Multiplizierern bestehen, dadurch gekennzeichnet, daß zwischen zwei Sendeimpulsen (F i g. 1 a und SP in F i g. 11) eine Folge von N_v Abtastwerten (F i g. Id und F i g. 11 a) der Echosignale (F i g. 1 b, c) mit einem Zeitabstand von T_rg zwischen den Abtastwerten in zwei Teilfolgen (F i g. 1 Ic, d) derart aufgespalten ist, daß von insgesamt N_rg Abtastwerten je zwei aufeinanderfolgenden Entfernungstoren entsprechende Abtastwerte (z. B. 0, 0' in F i g. 8) gleichzeitig auftreten, daß die N_rg/2 zu den geradzahligen und die N_rg/2 zu den ungeradzahligen Entfernungstoren gehörenden Abtastwerte in zwei Gruppen zusammengefaßt sind, daß die jeweils gleichzeitig auftretenden Abtastwerte der beiden Gruppen parallel in den Durchflußprozessor (F i g. 9, Eingang EA 21, £4 22; Fig. 13, Eingang EAG) eingegeben werden, daß bei maximal N_max zu verarbeitenden Sendeimpulsen ldN_max Recheneinheiten (in Fig.9, CEO, CEi, CE2...) und ldN_max Paare von in der Verzögerungszeit entsprechend gestuften Verzögerungsspeichern (in Fig.9, SROi, SR 02, SR U, SR 22...) vorgesehen sind und daß die Verzögerungszeit der IdN_max Paare von Verzögerungsspeichern zu N_rg ■ Trg ■ 2^S gewählt ist, wobei s = 0, 1, 2...ldN_max-\ ist und der jeweiligen Prozessorstufe entspricht.

2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß bei einer gegenüber der Zahl N_max geänderten Zahl N' aufeinanderfolgender Sendeimpulse eines Impulszuges die Einspeisung (vom Ausgang gerechnet) bei der (IdN'- l)-ten Stufe des Prozessors erfolgt (F i g. 9).

3. Einrichtung nach Anspruch 2, dadurch gekennzeichnet, daß bei einer gegenüber dem vorangegangenen Impulszug mit N Impulsen verringerten Zahl N der aufeinanderfolgenden Sendeimpulse eines Impulszuges für mindestens die Zeit von (N-N')- T, wobei T gleich dem Sendeimpulsabstand ist, abgewartet wird, bis der neue Impulszug mit N' Impulsen nach dem Ende des vorhergehenden Impulszuges mit NImpulsen ausgesandt wird.

4. Einrichtung nach Anspruch 2, dadurch gekennzeichnet, daß bei einer gegenüber dem vorangegangenen Impulszug mit N Impulsen verringerten Zahl N' von Impulsen ein Pufferspeicher eingeschaltet wird, der vor dem Eingang des Prozessors liegt.

5. Einrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß für die Steuerung der Umschalter ein /cflV_mi»-Bit-Zähler (in F i g. 12 BZ) verwendet ist, dessen Ausgänge jeweils die Umschalter (in Fig.9 t/501, US02, i/511, US 12...) einer Stufe steuern, derart, daß, ausgehend vom niederwertigsten Ausgang (in F i g. 12 Nr. 0 bei BZ) des Zählers (BZ) bis zum höchstwertigen Ausgang, (in Fig. 12 Nr. 2 bei BZ) fortlaufend jeweils der Steuerbefehl für die Umschalter (in Fig.9, USOi, t/502 bis t/521, t/522) der niederwertigsten (gerechnet vom Ausgang) bis zur höchstwertigsten Prozessorstufe abgeleitet ist.

6. Einrichtung nach Anspruch 5, dadurch gekennzeichnet, daß der Zähltakt für den Zähler (in F i g. 12 BZ) von den Sendeimpulsen abgeleitet ist und der Zähler (in Fig. ί2 BZ) vor Aussendung eines neuen Impulszuges jeweils auf den Wert Null rückgesetzt ist.

7. Einrichtung nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß der Zähler (in Fig. 12 AZ^-^ auch die Einstellung der Drehfaktoren über seinen Ausgängen nachgeschaltete Adreßdecodierer (in Fig. 12 /4Cl, AC2) steuert und daß die jeweiligen Drehfaktoren für jede Stufe in einem eigenen Drehfaktorspeicher (in Fig. 12 DFSi, DFS2) enthalten sind, der dem zugehörigen Adreßdecodierer (in Fig. 12 ACi, AC2)nachgeschaltet ist.

8. Einrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Umschalter und die Schieberegister (in Fig. 13 USRO bis USRS) der einzelnen Prozessorstufen an eine gemeinsame Eingangs-Wortleitung (in Fig. 13 BA) im Querzweig jeweils über Schalter (in F i g. 13 60 bis bi) angeschlossen sind, daß die Ausgänge der Umschalter und der Schieberegister (in Fig. 13 USR 0 bis USR S) der einzelnen Stufen jeweils über Schalter (in Fig. 13 o> bis es) an eine gemeinsame Ausgangs-Wortleitung (in F i g. 13 BB) angeschlossen sind, daß die einzelnen Umschalter und Schieberegister (in Fig. 13, USRO bis USRS) nacheinander durch Betätigung der eingangs- und ausgangsseitigen Schalter (in F i g. 13 bo bis ob bzw. q> bis Cs) an ein einziges gemeinsames Rechenelement (in Fig. 13 CE) angeschlossen sind, das nacheinander die notwendigen Transformationen durchführt und die so transformierten Werte durch Schließen des entsprechenden Eingangs-Schalters (in Fig. 13 bo bis Zj₈) der jeweils nächsten Umschalter/Schieberegister-Kombination (in Fig. 13 USRO bis USRS) zuführt, und daß das Endergebnis vom Ausgang des Rechenelements (in F i g. 13 CE) an den Ausgang (in Fig. 13 AAG)des Prozessors weitergeleitet wird.

9. Einrichtung nach Anspruch 8, dadurch gekennzeichnet, daß am Ausgang und/oder Eingang des gemeinsamen Rechenelements (in Fig. 13 CE) Pufferspeicher (in Fig. 13 CPA, CPE) vorgesehen sind, die eine einwandfreie Übergabe der Zwischenergebnisse sicherstellen.

10. Einrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Aufspaltung der Nrg Abtastwerte in zwei Teilfolgen mittels eines Umschalters (in F i g. 11 UR) im Takt von T_rg gesteuert wird, und daß in einem der beiden ausgangsseitigen Übertragungswege ein Verzögerungsglied (F i g. 11 VR) mit der Verzögerungszeit T_rg vorgesehen ist.

11. Einrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die am Ausgang des Prozessors anfallenden Signalwerte daraufhin untersucht werden, in welchem Frequenzbereich Amplitudenwerte auftreten, die einen bestimmten Schwellenwert überschreiten und somit das Vorhandensein von Zielen anzeigen (F i g. 24).

I .

12. Einrichtung nach Anspruch 11, dadurch gekennzeichnet, daß von allen Signalwerten nur derjenige ausgewertet wird, der den größten Amplitudenwert aufweist (F i g. 24).

Die Erfindung bezieht sich auf eine Einrichtung zur Durchführung der schnellen Fouriertransformation bei einem kohärenten Puls-Doppler-Radarempfänger mittels eines Durchflußprozessors für Signalpaare der Basis 2 mit paarweise gleichen Verzögerungsspeichern, von denen jeweils einer vor und der andere hinter einem Umschalter liegt und zwei derartige Umschalter ein Umschalterpaar bilden, das wechselweise entsprechend dem Algorithmus der Fouriertransformation gekreuzt oder nichtgekreuzt geschaltet ist, wobei zwischen den paarweise gleichen Verzögerungsspeichern Rechenelemente liegen, welche aus komplexen Addierern, Subtrahierern und ggfs. Multiplizierern bestehen.

Aus der Zeitschrift »IEEE Transactions on Audio and Electroacoustics«, Band AU-21, Nr. 1, Februar 1973, Seiten 5 bis 16, ist es bekannt, daß die Fouriertransformation durch eine Parallelverarbeitung von Signalfolgen durchgeführt werden kann. Mittels dieser Fouriertransformation lassen sich die Frequenzen von bestimmten Signalen genauer bestimmen und dadurch gegenüber Störungen besser herausarbeiten. Ein besonders wichtiges Anwendungsgebiet für eine derartige Auswertung von Signalfolgen ist bei Puls-Doppler-Radargeräten vorhanden, weil dort die Echosignale von Bewegtzielen sehr schwach sind und deshalb nur unter größerem Aufwand von den Rauschsignalen unterschieden werden können. Eine weitere Schwierigkeit bei derartigen Puls-Doppler-Radargeräten besteht darin, daß damit gerechnet werden muß, daß zusätzlich beabsichtigte oder unbeabsichtigte Störungen auftreten. In solchen Fällen ist es noch schwerer, die schwachen Echosignale aus dem Störhintergrund herauszufiltern.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Einrichtung zur Durchführung der schnellen Fouriertransformation der eingangs genannten Art so auszubilden daß mit geringem Aufwand eine sichere Entdeckung von Zielen bei einem Puls-Doppler-Radarempfänger ermöglicht wird. Gemäß der Erfindung wird diese Aufgabe dadurch gelöst, daß zwischen zwei Sendeimpulsen eine Folge von N_rg Abtastwerten der Echosignale mit einem Zeitabstand von T_rg zwischen den Abtastwerten in zwei Teilfolgen derart aufgespalten ist, daß von insgesamt N_rg Abtastwerten je zwei aufeinanderfolgenden Entfernungstoren entsprechende Abtastwerte gleichzeitig auftreten, daß die N_rg/2 zu den geradzahligen und die N_rg/2 zu den ungeradzahligen Entfernungstoren gehörenden Abtastwerte in zwei Gruppen zusammengefaßt sind, daß die jeweils gleichzeitig auftretenden Abtastwerte der beiden Gruppen parallel in den Durchflußprozessor eingegeben werden, daß bei maximal N_max zu verarbeitenden Sendeimpulsen ldN_max Recheneinheiten und IdN_max Paare von in der Verzögerungszeit entsprechend gestuften Verzögerungsspeichern vorgesehen sind und daß die Verzögerungszeit der ldN_max Paare von Verzögerungsspeichern zu N_rg · T_rg ■ 2^S gewählt isi, wobei s = 0, 1,2,... IdN_max— 1 ist und der jeweiligen Prozessorstufe entspricht.

Auf diese Weise läßt sich der Aufwand auch bei smßen Werten von N_max in Grenzen halten. Große Werte von N_max sind vor allem bei Zielerfassung in gestörten Bereichen oder bei sehr schwachen Zielechosignalen notwendig.

Die Erfindung sowie deren Weiterbildungen werden nachfolgend an Hand von Zeichnungen näher erläutert. Es zeigt

Fig. 1 die Darstellung verschiedener Impulsfolgen von Radargeräten,

F i g. 2 ein Zeigerdiagramm,

F i g. 3 eine Abwandlung des Zeigerdiagramms nach Fig. 2,

Fig.4 ein Zeigerdiagramm, bei dem die einzelnen Nutzsignalanteile entsprechend der Fouriertransformation im Phasenwinkel gedreht und addiert sind,

F i g. 5 ein Zeigerdiagramm für die Erläuterung der Fouriertransformation,

F i g. 6 im Blockschaltbild den Aufbau eines Rechenelementes zur Durchführung der Fouriertransformation,

F i g. 7 in der Art eines Flußdiagramms den Durchlauf der verschiedenen Abtastproben bei einer Einrichtung zur Durchführung der Fouriertransformation,

F i g. 8 Einzelheiten für die Einspeicherung von verschiedenen Abtastproben in die Schieberegister einer Einrichtung zur Durchführung der Fouriertransformation,

F i g. 9 den Aufbau eines Durchfluß-Prozessors für maximal acht Abtastproben zur Durchführung der Fouriertransformation,

Fig. 10 eine Tabelle, in der die verschiedenen Stellungen der Umschalter nach F i g. 9 sowie die Auswahl der Drehfaktoren dargestellt ist,

F i g. 11 die Erzeugung von zwei Teilfolgen bei Radar-Echosignalen,

Fig. 12 die Erzeugung der Schalttakte für die Umschalter und die Drehfaktoren,

Fig. 13 einen vereinfachten Aufbau des Durchflußprozessors für Multiplexbetrieb,

Fig. 14 die Verteilung von Steuertakten für vier Entfernungskanäle,

F i g. 15 den Zeitplan für die Schalter nach F i g. 13,

F i g. 16 eine Definition von Schaltsymbolen für einen Zähler,

Fig. 17 eine Definition von Schaltsymbolen für ein Anzeigeglied,

Fig. 18 eine Definition von Schaltsymbolen für ein Speicherregister,

Fig. 19 die Steuereinrichtung für den Prozessor bei Impulsfolgen mit unterschiedlicher Zahl von Impulsen,

F i g. 20 Eingabe und Aufbereitung der Abtastwerte für F ig. 19,

Fig.21 die zeitliche Beziehung der Taktsignale bei Multiplexbetrieb nach F i g. 13,

F i g. 22 die Ausblendung von Taktsignalen bei Multiplexbetrieb nach F i g. 13,

F i g. 23 die Steuerung der Umschalter bei Multiplexbetrieb nach Fig. 13,

F i g. 24 eine Auswerteschaltung für die Ausgangssignale des Durchflußprozessors.

In Fig. 1 ist in Zeile a als Beispiel eine Folge von Sendeimpulsen u\(t) von der Periode T mit N = 6 Impulsen dargestellt. In der zeichnerischen Darstellung ist die durchgehende Trägerschwingung der Frequenz f_s zur Vereinfachung weggelassen worden. Wird dieses Sendesignal an einem Bewegtziel reflektiert, so ist der Echopuls infolge des Dopplereffektes etwas gestaucht oder gedehnt, je nachdem ob das Ziel sich annähen oder entfernt. Im Spektralbereich bedeutet dies praktisch,