DE3844032C2 - Chip-Karte - Google Patents
Chip-KarteInfo
- Publication number
- DE3844032C2 DE3844032C2 DE3844032A DE3844032A DE3844032C2 DE 3844032 C2 DE3844032 C2 DE 3844032C2 DE 3844032 A DE3844032 A DE 3844032A DE 3844032 A DE3844032 A DE 3844032A DE 3844032 C2 DE3844032 C2 DE 3844032C2
- Authority
- DE
- Germany
- Prior art keywords
- memory
- program
- rom
- application
- control means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
- G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
- G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
- G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q20/00—Payment architectures, schemes or protocols
- G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
- G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
- G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q20/00—Payment architectures, schemes or protocols
- G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
- G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
- G06Q20/357—Cards having a plurality of specified features
Description
Die Erfindung
betrifft eine Anordnung in einer Chip-Karte gemäß Oberbegriff
des Patentanspruchs 1.
Das Blockschaltbild von Fig. 6 zeigt den Aufbau einer konventionellen
Chip-Karte. Dabei ist eine CPU 1 mit einem
System-ROM 3 und einem Anwendungs-ROM 4 über einen Bus 2
verbunden.
Nach Fig. 7 ist im RCM 3 ein Testprogramm 31 zur Durchführung
einer Prüfung der Chip-Karte selbst gespeichert, und
im Anwendungs-ROM 4 ist ein Anwendungsprogramm 41 zur
Durchführung verschiedener Funktionen gespeichert, die für
die Anwendung der Chip-Karte notwendig sind. Im System-ROM
3 ist ferner eine Verzweigungsroutine 32 gespeichert, die
zuerst bestimmt, ob das Testprogramm 31 oder das Anwen
dungsprogramm 41 auszuführen ist, und dann das auszufüh
rende Programm verzweigt.
Gemäß Fig. 6 sind mit dem Bus 2 ein EEPROM 5 zur Speiche
rung variabler Daten, ein RAM 6 zur vorübergehenden Spei
cherung von Information und ein Ein/Ausgabekreis 7 zur
Datenübermittlung an externe Einrichtungen verbunden.
Nach Fig. 8 sind der System-ROM 3, der Anwendungs-ROM 4,
der EEPROM 5, der RAM 6 und der Ein/Ausgabekreis 7 in einem
identischen Speicherraum angeordnet. Daher ist es möglich,
ohne weiteres mit dem gleichen Befehlstyp Zugriff zu einem
gewünschten Bereich der jeweiligen Speicher zu erhalten.
Ferner sind der System-ROM 3, der Anwendungs-ROM 4, der
EEPROM 5, der RAM 6 und der Ein/Ausgabekreis 7 jeweils mit
Ansteuerschaltungen 13, 14, 15, 16 und 17 verbunden, so daß
die jeweiligen Speicher bzw. der Ein/Ausgabekreis 7 auf der
Grundlage der Anordnung des Speicherraums gemäß Fig. 8 je
nach dem Zustand des Bus 2 ansteuerbar sind.
In Fig. 6 ist ein Eingang P1 ein positiver Versorgungsein
gang, P2 ist ein Erdanschluß für eine Stromversorgung, P3
ist ein Rücksetzsignalanschluß, der an seinem Eingang ein
Rücksetzsignal zur Initialisierung der CPU 1 empfängt, P4
ist ein Taktsignalanschluß, der an seinem Eingang ein Takt
signal empfängt, und P5 ist ein Ein/Ausgabeanschluß.
Die Funktionsweise einer solchen Chip-Karte ist wie folgt:
Wenn an die Chip-Karte über den Rücksetzsignalanschluß P3
ein Rücksetzsignal geführt wird, liest die CPU 1 eine Rou
tinestartadresse aus, bei der die Ausführung der Verzwei
gungsroutine 32 initiiert wird, wobei die Routinestart
adresse vorher im System-ROM 3 an einer vorbestimmten
Adresse gespeichert wurde. Die CPU 1 löst die Ausführung
der Verzweigungsroutine 32 an dieser Routinestartadresse
aus. Wenn während der Ausführung der Verzweigungsroutine 32
von einer externen Einrichtung (nicht gezeigt) an den
Ein/Ausgabeanschluß P5 ein Befehl zur Ausführung des Test
programms 31 geführt wird, veranlaßt die CPU 1, daß der
Ablauf von der Verzweigungsroutine 32 zum anschließenden
Testprogramm 31 weitergeht. Das Testprogramm 31 hat eine
Funktion für den Zugriff zu einer beliebigen Adresse, um
eine befriedigende Produktprüfung zu ermöglichen. Die CPU 1
führt einen Zugriff zu einzelnen Adressen entsprechend dem
Testprogramm 31 aus, so daß ein Produkttest ausgeführt
wird.
Wenn andererseits kein Befehl zur Ausführung des Testpro
gramms 31 eingegeben wird, liest die CPU 1 eine Programm
startadresse aus, bei der die Ausführung des Anwendungs
programms 41 initiiert wird, wobei die Programmstartadresse
vorher im Anwendungs-ROM 4 an einer vorbestimmten Adresse
gespeichert wurde. Die CPU 1 löst die Ausführung des An
wendungsprogramms 41 an dieser Programmstartadresse aus.
Es ist bekannt, daß die vorstehend beschriebene Chip-Karte
als CPU 1 eine CPU des Typs verwendet, die mit einem im
Speicherraum bezeichneten speziellen Bereich (nachstehend
kurz: Sonderseite) versehen ist und die auf die Sonderseite
mit einem Befehlswort zugreifen kann, das gegenüber der
Länge von Befehlswörtern für den Zugriff zu den übrigen
Bereichen kurz ist. Das Vorsehen einer solchen Sonderseite
soll eine Verbesserung hinsichtlich der Effizienz der Spei
chernutzung darstellen. Mit den vorstehend beschriebenen
Sonderseitenfunktionen versehene CPUs sind besonders in
Vorrichtungen wie etwa Chip-Karten nützlich, die mit Spei
chern begrenzter Kapazität eine Vielzahl von Funktionen
ausführen sollen.
Da jedoch eine solche Sonderseite im Speicherraum üblicherweise
in einem Bereich ausgebildet ist, der durch die höchste
Adresse und die nächsthöchsten Adressen (Fig. 8) definiert
ist, kann nur ein Speicher, der den durch die höchste
und die nächsthöchsten Adressen definierten Sonderseiten
teilweise überlagert ist, die Sonderseiten nützen, während
die übrigen Speicher die Sonderseiten nicht nützen können.
Wenn dabei der System-ROM 3 in dem der höchsten Adresse
zugeordneten Bereich angeordnet ist, wie Fig. 8 zeigt, kann
die Sonderseite zwar zur Durchführung des Testprogramms 31
im System-ROM 3 genützt werden, aber das Anwendungsprogramm
41 im Anwendungs-ROM 4, das der Sonderseite nicht überlagert
ist, kann die Sonderseite nicht nützen.
Aus dem IBM Technical Disclosure Bulletin, Vol. 25, No. 7B,
Dezember 1982, S. 3865, ist eine programmgesteuerte Auswahlschaltung
bekannt, welche in Abhängigkeit von einem
Adressierungssignal und einem Paging-Signal den Speicherzugriff
derart steuert, daß entweder auf einen Speicherbereich
C1A oder einen hierzu überlagerten Speicherbereich C1B
zugegriffen werden kann. Eine Auswahllogik enthält Erkennungsmittel,
die einen Teil der Adresse und ein weiteres
Page-Signal auswerten und in Abhängigkeit von den jeweiligen
Signalen Umschaltmittel und Ansteuermittel aktivieren, die
eine Zugriffsauswahl zum originären oder zum überlagerten
Speicherbereich veranlassen. In jedem Falle muß die Auswahllogik
in der Lage sein, aus dem Page-Signal und den höherwertigen
Adressen weitere Signale CS1A oder CS1B bereitzustellen,
um den vorerwähnten Zugriff zu den Speicherbereichen
C1A oder C1B zu ermöglichen. Wenn in einer Chip-
Karte eine Sonderseite zur Ausführung eines Test- oder eines
Anwendungsprogramms, die in einem bestimmten Speicherbereich
abgelegt ist, genutzt werden soll, müssen die Erkennungsmittel
über ein zusätzliches Page-Signal aktiviert werden.
Dies erhöht jedoch den Aufwand bei der Herstellung einer
derartigen Chip-Karte.
Aufgabe der vorliegenden Erfindung ist daher die Aufgabe einer
Anordnung in einer Chip-Karte, die es in einfacher Weise
ermöglicht, auf verschiedene Speicher bzw. Speicherbereiche
zur Ausführung eines Test- oder eines Anwendungsprogramms
zugreifen zu können.
Die Lösung der Aufgabe der Erfindung erfolgt mit den kennzeichnenden
Merkmalen des Patentanspruchs 1.
Der Grundgedanke der Erfindung besteht darin, eine Erkennungsschaltung
vorzusehen, welche in Abhängigkeit von dem
Rücksetzsignal in einen vorgegebenen, bestimmten Zustand
gesetzt wird.
Anhand der Zeichnung wird die Erfindung beispielsweise
näher erläutert. Es zeigt
Fig. 1 ein Blockschaltbild, das den prinzipiellen Aufbau einer
Chip-Karte
zeigt;
Fig. 2A eine normale Speicheranordnung;
Fig. 2B eine Speicheranordnung für die Ausführung
eines Anwendungsprogramms;
Fig. 3 ein Schaltbild, das den wesentlichen Teil der Ansteuer-,
der Erkennungs- und der Umschaltmittel zeigt;
Fig. 4A eine normale Speicheranordnung gemäß der Erfindung;
Fig. 4B eine Speicheranordnung zur Ausführung eines
Anwendungsprogramms gemäß der Erfindung;
Fig. 5 Signalverläufe, die die Funktionsweise der Schaltung
nach Fig. 3 erläutern;
Fig. 6 ein Blockschaltbild, das den Aufbau einer kon
ventionellen Chip-Karte zeigt;
Fig. 7 ein Blockschaltbild, das den Aufbau des Sy
stem-ROMs und des Anwendungs-ROMs zeigt; und
Fig. 8 eine Speicheranordnung in der konventionellen
Chip-Karte.
Das Blockschaltbild von Fig. 1 zeigt den prinzipiellen Aufbau einer Chip-
Karte gemäß der ersten Ausführungsform. Die Chip-Karte
umfaßt eine CPU 1, und ein als erster Speicher dienender
System-ROM 3 sowie ein als zweiter Speicher dienender An
wendungs-ROM 4 sind über einen Bus 2 mit der CPU 1 verbun
den. Ferner sind mit dem Bus 2 ein EEPROM 5 zur Speicherung
variabler Daten, ein RAM 6 zur Zwischenspeicherung von
Daten und ein Ein/Ausgabekreis 7 zum Datenverkehr mit ex
ternen Einrichtungen (nicht gezeigt) verbunden.
Nach den Fig. 2A und 2B hat die CPU 1 im Speicherraum eine
Sonderseite, und die Sonderseite ist in einem durch die
höchste Adresse und die nächstbenachbarten hohen Adressen
definiert. Nur die CPU 1 kann auf die Sonderseite zugreifen
unter Verwendung eines Befehlsworts, das gegenüber der
Länge von Befehlswörtern, die zum Zugriff auf die übrigen
Bereiche dienen, kurz ist.
Im System-ROM 3 ist ein Testprogramm zur Durchführung einer
Prüfung der Chip-Karte selbst gespeichert, und im Anwen
dungs-ROM 4 ist ein Anwendungsprogramm zur Durchführung
verschiedener Funktionen gespeichert, die für die Nutzung
der Chip-Karte erforderlich sind. Im System-ROM 3 ist fer
ner eine Verzweigungsroutine gespeichert, die zuerst fest
stellt, ob das Test- oder das Anwendungsprogramm auszufüh
ren ist, und dann das auszuführende Programm verzweigt.
Nach Fig. 1 sind mit dem EEPROM 5, dem RAM 6 bzw. dem
Ein/Ausgabekreis 7 Ansteuerschaltungen 15, 16 bzw. 17 ver
bunden. Die Ansteuerschaltungen 15, 16 und 17 dienen der
Ansteuerung der entsprechenden Speicher 5 und 6 bzw. des
Ein/Ausgabekreises 7 je nach dem Zustand des Bus 2.
Ansteuerschaltungen 13 und 19 sind selektiv über einen Um
schalter 18 mit dem System-ROM 3 verbindbar, während An
steuerschaltungen 14 und 21 selektiv über einen Umschalter
20 mit dem Anwendungs-ROM 4 verbindbar sind. Die Ansteuer
schaltungen 13 und 14 bilden erste Ansteuermittel zur An
steuerung einer ersten der beiden Speicheranordnungen gemäß
dem Zustand des Bus 2. Bei der ersten Speicheranordnung
nach Fig. 2A ist der System-ROM 3 der Sonderseite, die
durch die höchste Adresse und die nächstbenachbarten hohen
Adressen definiert ist, überlagert, und der Anwendungs-ROM
4 ist in einem Bereich vorgesehen, der durch niedrigere
Adressen als diejenige des System-ROMs 3 definiert ist. Die
Ansteuerschaltungen 19 und 21 bilden zweite Ansteuermittel
zur Ansteuerung einer zweiten der beiden Speicheranordnun
gen je nach dem Zustand des Bus 2. In der zweiten Speicher
anordnung nach Fig. 2B ist der Anwendungs-ROM 4 der Sonder
seite, die durch die höchste Adresse und die nächstbenach
barten hohen Adressen definiert ist, teilweise überlagert,
und der System-ROM 3 ist in einem Bereich vorgesehen, der
durch niedrigere Adressen als diejenige des Anwendungs-ROMs
4 definiert ist. Außerdem bilden die beiden Umschalter 18
und 20 Umschaltmittel.
Nach Fig. 1 ist mit dem Bus 2 eine Erkennungsschaltung 22
verbunden, die als Erkennungsmittel dient. Die Erkennungs
schaltung 22 ist so ausgelegt, daß sie über den Bus 2
erkennt, ob die CPU 1 die Programmstartadresse des Anwen
dungsprogramms im Anwendungs-ROM 4 ausgelesen hat. Die
Erkennungsschaltung 22 aktiviert die Umschalter 18 und 20
auf der Basis der Erkennungsergebnisse. Insbesondere hält
die Erkennungsschaltung 22 die Umschalter 18 und 20 norma
lerweise auf den Kontakten a bzw. c. Wenn die Erkennungs
schaltung 22 erkennt, daß die CPU 1 die Progammstartadresse
des Anwendungsprogramms ausgelesen hat, schaltet die Er
kennungsschaltung 22 die Umschalter 18 und 20 auf die Kon
takte b bzw. d um.
Ebenso wie das konventionelle Beispiel nach Fig. 6 weist
auch die vorliegende Chip-Karte den positiven Netzeingang
P1, den Versorgungs-Erdungsanschluß P2, den Rücksetzsignal
anschluß P3, den Taktsignalanschluß P4 und den Ein/Aus
gangsanschluß P5 auf. Die Routinestartadresse der Verzwei
gungsroutine in der ersten Speicheranordnung nach Fig. 2A
ist in einem vorbestimmten Bereich des System-ROMs 3 ge
speichert. Die Programmstartadresse des Anwendungsprogramms
in der zweiten Speicheranordnung nach Fig. 2B ist in einem
vorbestimmten Bereich im Anwendungs-ROM 4 gespeichert.
Die Funktionsweise des obigen Beispiels wird nach
stehend erläutert.
An den Eingang des Rücksetzsignalanschlusses P3 wird ein
Rücksetzsignal geführt. Da zu diesem Zeitpunkt die Umschal
ter 18 und 20 an den Kontakten a und c liegen, sind die
Ansteuerschaltungen 13 und 14, die die ersten Ansteuermit
tel bilden, mit dem System-ROM 3 bzw. dem Anwendungs-ROM 4
verbunden, so daß die erste Speicheranordnung gemäß Fig. 2A
gebildet ist. Dann liest die CPU 1 diese Routinestartadres
se der Verzweigungsroutine, die in einer vorbestimmten
Adresse im System-ROM 3 gespeichert ist, aus. Die CPU 1
löst die Ausführung der Verzweigungsroutine an der Routine
startadresse aus.
In der Verzweigungsroutine wird zuerst der Zustand des
Ein/Ausgabeanschlusses P5 geprüft, um die An- oder Abwe
senheit eines Befehls zur Ausführung eines Produkttests
festzustellen. Wenn der Befehl zur Ausführung des Produkt
tests erkannt wird, wird das Testprogramm anschließend an
die Verzweigungsroutine ausgeführt. Da der System-ROM 3 der
Sonderseite teilweise überlagert ist, ist es in diesem Fall
möglich, die Sonderseite effektiv zur effizienten Ausfüh
rung des Testprogramms zu nützen.
Wenn dagegen der Befehl zur Ausführung des Produkttests
nicht eingegeben wird, liest die CPU 1 die Programmstart
adresse des Anwendungsprogramms aus, die an einer bestimm
ten Adresse im Anwendungs-ROM 4 gespeichert ist, so daß der
Ablauf von der Verzweigungsroutine zum Anwendungsprogramm
im Anwendungs-ROM 4 geht. Zu diesem Zeitpunkt erkennt die
Erkennungsschaltung 22, daß die CPU 1 die Programmstart
adresse des Anwendungsprogramms ausgelesen hat, so daß die
Erkennungsschaltung die Umschalter 18 und 20 auf die Kon
takte b bzw. d umschaltet. Damit sind die Ansteuerschal
tungen 19 und 21, die die zweiten Ansteuermittel bilden,
mit dem System-ROM 3 bzw. dem Anwendungs-ROM 4 verbunden,
und die zweite Speicheranordnung nach Fig. 2B ist gebildet.
D. h., daß der Anwendungs-ROM 4 der Sonderseite teilweise
überlagert ist.
In diesem Zustand führt die CPU 1 das Anwendungsprogramm
aus. Da das Anwendungsprogramm unter Einsatz der Sonder
seite ausgeführt werden kann, ist es also möglich, das
Anwendungsprogramm in effizienter Weise durchzuführen.
Das Schaltbild von Fig. 3 zeigt die Implementierung der
ersten und zweiten Ansteuer-, der Erkennungs- und der
Umschaltmittel. Die Schaltung besteht aus einem Flipflop
23, UND-Gliedern 24-26, einem NAND-Glied 27, einem Exklu
siv-ODER-Glied 28 und Nichtgliedern 29, 30. Die Schaltung
von Fig. 3 steuert die Auswahl zwischen dem System-ROM 3
und dem Anwendungs-ROM 4 entsprechend einer bestimmten
Adresse im Speicherraum, der Adressen aus vierziffrigen
Sedezimalzahlen (16-Bit-Konstruktion) enthält.
Fig. 4A zeigt die erste Speicheranordnung, die normaler
weise angesteuert wird. In der ersten Speicheranordnung ist
der Anwendungs-ROM 4 in einem Bereich vorgesehen, der durch
die Adressen 4000 bis 7FFF definiert ist, und der System-
ROM 3 ist in einem Bereich vorgesehen, der durch die Adres
sen C000 bis FFFF definiert ist. Zur Ausführung des Anwen
dungsprogramms wird die zweite Speicheranordnung gemäß Fig.
48 angesteuert. In der zweiten Speicheranordnung ist der
System-ROM 3 in einem durch die Adressen 4000 bis 7FFF
definierten Bereich und der Anwendungs-ROM 4 in einem durch
die Adressen C000 bis FFFF definierten Bereich angeordnet.
Die Programmstartadresse des Anwendungsprogramms im Anwen
dungs-ROM 4 ist D000 in der zweiten Speicheranordnung nach
Fig. 4B, und ein Anfangsbefehl A9 im Anwendungsprogramm ist
in einer Adresse D000 gespeichert. Bei der Normalanordnung
(der ersten Speicheranordnung nach Fig. 4A) ist diese Pro
grammstartadresse D000 an den Adressen 7FFE und 7FFF im
Anwendungs-ROM 4 gespeichert. Von diesen Adressen, an denen
die Programmstartadresse D000 des Anwendungsprogramms ge
speichert ist, ist die untere Adresse 7FFE an den Adressen
E001 und E002 im System-ROM 3 gespeichert. Ein Sprungbefehl
6C, der an der Adresse E000 gespeichert ist, die an die
Adresse E001 in Abwärtsrichtung angrenzt, erlaubt einen
Sprung des Ablaufs von den Adressen 7FFE und 7FFF zur Pro
grammstartadresse D000 des Anwendungsprogramms von Fig. 4B.
Die Funktionsweise der Schaltung nach Fig. 3 wird unter
Bezugnahme auf die Signalverläufe von Fig. 5 erläutert.
Wenn die Energieversorgung eingeschaltet ist und dem Ein
gang RD des Flipflops 23 ein Rücksetzsignal zugeführt wird,
wird das Flipflop 23 rückgesetzt, und ein Speicheranord
nungs-Änderungssignal nimmt den Niedrig- bzw. L-Pegel an.
Zu diesem Zeitpunkt befindet sich die Speicheranordnung in
dem in Fig. 4A gezeigten Zustand. Die beiden Bits AD14 und
AD15 höherer Ordnung jeder Adresse, die die 16 Bits von AD0
(dem niederwertigsten Bit) bis AD15 (dem höchstwertigen
Bit) enthält, haben notwendigerweise den Hoch- bzw. H-Pegel
in dem Bereich des System-ROMs 3, der durch die Adressen
C000 bis FFFF bezeichnet ist. Wenn somit eine beliebig
gewählte Adresse der Adressen C000 bis FFFF durch einen
entsprechenden Bus (nicht gezeigt) bezeichnet wird, werden
dem UND-Glied 25 sowohl vom Exklusiv-ODER-Glied 28 als auch
vom UND-Glied 24 H-Pegel-Signale zugeführt (Fig. 3). Dann
wird dem System-ROM 3 vom UND-Glied 25 ein System-ROM-An
steuersignal mit H-Pegel zugeführt. Dadurch wird der Sy
stem-ROM 3 angesteuert.
Wenn eine beliebig gewählte Adresse aus den Adressen 4000
bis 7FFF, die den Bereich des Anwendungs-ROMs 4 definieren,
bezeichnet wird, wird dem Anwendungs-ROM 4 durch das Exklu
siv-ODER-Glied 28, das Nichtglied 30 und die UND-Glieder
24, 26 ein Anwendungs-ROM-Ansteuersignal mit H-Pegel zuge
führt, da die beiden höchstwertigen Bits AD14 bzw. AD15
jeder 16-Bit-Adresse in einem solchen Bereich den H-Pegel
bzw. den L-Pegel haben. Damit wird der Anwendungs-ROM 4
angesteuert.
In der Verzweigungsroutine im System-ROM 3 entsprechend der
ersten Speicheranordnung von Fig. 4A erfolgt die Verzwei
gung zum Anwendungsprogramm im Anwendungs-ROM 4 wie folgt.
Zuerst wird der Sprungbefehl 6C an der Adresse E000 ausge
lesen, dann wird die an den Adressen E001 und E002 gespei
cherte Adresse 7FFE entsprechend dem Befehl 6C ausgelesen,
und dann werden die Adresse 7FFE und die folgende Adresse
7FFF sequentiell bezeichnet. Da die so bezeichneten Adres
sen 7FFE und 7FFF im Bereich des Anwendungs-ROMs 4 liegen,
liefert das UND-Glied 26 das Anwendungs-ROM-Ansteuersignal
mit H-Pegel, wie oben beschrieben wurde, wodurch der An
wendungs-ROM 4 angesteuert wird.
Zum Zeitpunkt t1, zu dem die Programmstartadresse D000 des
Anwendungs-ROMs 4, die an den Adressen 7FFE und 7FFF ge
speichert ist, ausgelesen wird, wird dem Flipflop 23 ein
L-Pegel-Signal vom NAND-Glied 27 (Fig. 3) zugeführt, da
sowohl das niederwertigste Bit AD0, das die Adresse 7FFF
bezeichnet, als auch das Anwendungs-ROM-Ansteuersignal den
H-Pegel haben. Dadurch wird das Speicheranordnungs-Ände
rungssignal, das vom Flipflop 23 ausgegeben wird, auf den
H-Pegel invertiert, und anschließend wird das Speicheran
ordnungs-Änderungssignal auf dem H-Pegel gehalten, bis dem
Flipflop 23 wieder ein Rücksetzsignal zugeführt wird. Wenn
somit die Programmstartadresse D000 im Anwendungs-ROM 4
bezeichnet wird, gibt das Exklusiv-ODER-Glied 28 ein L-
Pegel-Signal aus, da das die Adresse D000 bezeichnende
höchste Bit AD15 den H-Pegel hat. Dadurch nimmt das Anwen
dungs-ROM-Ansteuersignal den H-Pegel an, und der Anwen
dungs-ROM 4 wird angesteuert.
Wenn, wie vorstehend beschrieben, das Speicheranordnungs-
Änderungssignal den H-Pegel annimmt, wird der Anwendungs-
ROM 4 dadurch angesteuert, daß der Bereich angegeben wird,
der durch die Adressen C000 bis FFFF bezeichnet ist, die
jeweils das höchste Bit AD15 im H-Pegel-Zustand aufweisen.
Wenn dagegen der Bereich angegeben wird, der durch die
Adressen 4000 bis 7FFF bezeichnet ist, deren höchstwertiges
Bit AD15 jeweils den L-Pegel hat, wird der System-ROM 3
angesteuert, d. h. es erfolgt eine Umschaltung von der
ersten zur zweiten Speicheranordnung von Fig. 4B.
Auf diese Weise wird der an der Adresse D000 im Anwendungs-
ROM 4 in der zweiten Speicheranordnung von Fig. 4B gespei
cherte Befehl A9 ausgelesen, und die Ausführung des Anwen
dungsprogramms wird initiiert. Da zu diesem Zeitpunkt der
Anwendungs-ROM 4 der Sonderseite teilweise überlagert ist,
kann die Sonderseite wirksam genützt werden, um das Anwen
dungsprogramm in effizienter Weise auszuführen.
Bei der vorstehend beschriebenen Ausführungsform wird die
erste Speicheranordnung von Fig. 2A, die die Normalanord
nung darstellt, in die zweite Speicheranordnung von Fig. 2B
nur dann umgeschaltet, wenn das Anwendungsprogramm auszu
führen ist. Die Beziehung zwischen der ersten und der zwei
ten Anordnung kann jedoch auch umgekehrt werden. D. h., die
zweite Speicheranordnung wird als Normalanordnung ausge
bildet, und nur, wenn das Testprogramm auszuführen ist,
kann die zweite Speicheranordnung zur ersten Speicheran
ordnung umgeschaltet werden.
Claims (5)
1. Anordnung in einer Chip-Karte mit:
einer Zentraleinheit (1), die durch ein Rücksetzsignal in einen definierten Anfangszustand gesetzt wird,
einem ersten Speicher (3), in dem ein Testprogramm zum Test der Anordnung gespeichert ist,
einem zweiten Speicher (4), dessen Adreßbereich zumindest teilweise dem des ersten Speichers (3) überlagert ist und in dem ein Anwendungsprogramm gespeichert ist,
einem Bus (2), der die Zentraleinheit (1) und die Speicher (3, 4) verbindet,
einer Erkennungsschaltung (22), die die am Bus (2) durch Programmbefehle hervorgerufenen Adressen auswertet und aus ihnen erkennt, ob zu dem ersten Speicher (3) oder zu dem hierzu überlagerten Adreßbereich im zweiten Speicher (4) zugegriffen werden soll,
Umschaltmitteln (18, 20), die erste Ansteuermittel (13, 14) aktivieren, wenn die Erkennungsschaltung (22) signalisiert, daß zu dem ersten Speicher (3) zugegriffen werden soll und zweite Ansteuermittel (19, 21) aktiviert, wenn zu dem zweiten Speicher (4) zugegriffen werden soll,
dadurch gekennzeichnet,
daß die Erkennungsschaltung (22) ein Flipflop (23) aufweist, das durch Auftreten des Rücksetzsignals so gesetzt wird, daß auf den ersten Speicher (3) zugegriffen wird.
einer Zentraleinheit (1), die durch ein Rücksetzsignal in einen definierten Anfangszustand gesetzt wird,
einem ersten Speicher (3), in dem ein Testprogramm zum Test der Anordnung gespeichert ist,
einem zweiten Speicher (4), dessen Adreßbereich zumindest teilweise dem des ersten Speichers (3) überlagert ist und in dem ein Anwendungsprogramm gespeichert ist,
einem Bus (2), der die Zentraleinheit (1) und die Speicher (3, 4) verbindet,
einer Erkennungsschaltung (22), die die am Bus (2) durch Programmbefehle hervorgerufenen Adressen auswertet und aus ihnen erkennt, ob zu dem ersten Speicher (3) oder zu dem hierzu überlagerten Adreßbereich im zweiten Speicher (4) zugegriffen werden soll,
Umschaltmitteln (18, 20), die erste Ansteuermittel (13, 14) aktivieren, wenn die Erkennungsschaltung (22) signalisiert, daß zu dem ersten Speicher (3) zugegriffen werden soll und zweite Ansteuermittel (19, 21) aktiviert, wenn zu dem zweiten Speicher (4) zugegriffen werden soll,
dadurch gekennzeichnet,
daß die Erkennungsschaltung (22) ein Flipflop (23) aufweist, das durch Auftreten des Rücksetzsignals so gesetzt wird, daß auf den ersten Speicher (3) zugegriffen wird.
2. Anordnung nach Anspruch 1,
dadurch gekennzeichnet,
daß im zweiten Speicher (4) eine Programmstartadresse des
Anwendungsprogramms gespeichert ist und daß die
Erkennungsschaltung (22) die Ausführung des Anwendungsprogramms
auf der Basis der Tatsache erkennt, daß die
Zentraleinheit (1) die Programmstartadresse des Anwendungsprogramms
über den Bus (2) bezeichnet hat.
3. Chip-Karte nach Anspruch 2,
dadurch gekennzeichnet,
daß die Umschaltmittel (18, 20) die ersten Ansteuermittel
(13, 14) im voraus aktivieren, aber, wenn die Erkennungsmittel
(22) die Ausführung des Anwendungsprogramms erfaßt,
die ersten Ansteuermittel (13, 14) sperren und die zweiten
Ansteuermittel (19, 21) aktivieren.
4. Chip-Karte nach Anspruch 1,
dadurch gekennzeichnet,
daß im ersten Speicher (3) eine Programmstartadresse des
Testprogramms gespeichert ist und daß die Erkennungsschaltung
(22) die Ausführung des Testprogramms auf der Basis der
Tatsache erkennt, daß die CPU (1) die Programmstartadresse
des Testprogramms über den Bus (2) bestimmt hat.
5. Chip-Karte nach Anspruch 4,
dadurch gekennzeichnet,
daß die Umschaltmittel (18, 20) die zweiten Ansteuermittel
(19, 21) im voraus aktivieren, aber, wenn die Erkennungsmittel
(22) die Ausführung des Testprogramms erfassen, die
zweiten Ansteuermittel (19, 21) sperren und die ersten
Ansteuermittel (13, 14) aktivieren.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63160746A JP2501874B2 (ja) | 1988-06-30 | 1988-06-30 | Icカ―ド |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3844032A1 DE3844032A1 (de) | 1990-01-04 |
DE3844032C2 true DE3844032C2 (de) | 1994-03-10 |
Family
ID=15721562
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3844032A Expired - Fee Related DE3844032C2 (de) | 1988-06-30 | 1988-12-27 | Chip-Karte |
Country Status (4)
Country | Link |
---|---|
US (1) | US5019970A (de) |
JP (1) | JP2501874B2 (de) |
DE (1) | DE3844032C2 (de) |
FR (1) | FR2633756B1 (de) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0769791B2 (ja) * | 1988-12-21 | 1995-07-31 | 三菱電機株式会社 | マイクロプロセッサ |
JP2682700B2 (ja) * | 1989-05-09 | 1997-11-26 | 三菱電機株式会社 | Icカード |
JPH0719217B2 (ja) * | 1990-04-24 | 1995-03-06 | 株式会社東芝 | 情報処理装置 |
JPH0452890A (ja) * | 1990-06-15 | 1992-02-20 | Mitsubishi Electric Corp | Icカード |
JPH06236447A (ja) * | 1993-02-09 | 1994-08-23 | Mitsubishi Electric Corp | Icカード用マイクロコンピュータ |
US6182187B1 (en) * | 1993-04-07 | 2001-01-30 | Compaq Computer Corporation | System ROM including a flash EPROM and a ROM for storing primary boot code replacing a block flash EPROM |
FR2704704B1 (fr) * | 1993-04-28 | 1995-09-01 | Gemplus Card Int | Systeme de communication. |
JPH0744672A (ja) * | 1993-07-28 | 1995-02-14 | Oki Electric Ind Co Ltd | Icカード及びicカードシステム |
JP3600266B2 (ja) * | 1994-04-08 | 2004-12-15 | 株式会社ルネサステクノロジ | 非接触icカードインタフェース装置及びそれを用いた通信システム |
JPH07296125A (ja) * | 1994-04-28 | 1995-11-10 | Mitsubishi Denki Semiconductor Software Kk | リーダライタ及び非接触icカードシステム |
JP4312272B2 (ja) * | 1995-10-06 | 2009-08-12 | モトローラ・インコーポレイテッド | 内部メモリへのアクセスを制限するマイクロコントローラ |
US5781446A (en) * | 1996-05-07 | 1998-07-14 | Flexible Solutions, Inc. | System and method for multi-constraint domain electronic system design mapping |
DE19648383A1 (de) * | 1996-11-22 | 1998-05-28 | Zahnradfabrik Friedrichshafen | Erhöhung der Spontanität eines Automatgetriebes |
DE19718115A1 (de) * | 1996-12-23 | 1998-06-25 | Ccs Chipcard & Comm Syst Gmbh | Chipkarte und Verfahren zur Verwendung der Chipkarte |
US6357665B1 (en) * | 1998-01-22 | 2002-03-19 | Mondex International Limited | Configuration of IC card |
DE19807934C2 (de) * | 1998-02-25 | 2001-01-25 | Siemens Ag | SIM-Karte mit Telefonbucheinträgen für Mobiltelefone |
FR2786901B1 (fr) | 1998-12-08 | 2001-04-27 | Schlumberger Systems & Service | Dispositif et procede d'initialisation d'un programme applicatif d'une carte a circuit integre |
US6757838B1 (en) | 2000-10-13 | 2004-06-29 | Hewlett-Packard Development Company, L.P. | Hardware independent implementation of computer system BIOS recovery |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3016952C2 (de) * | 1980-05-02 | 1984-04-26 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | Schaltungsanordnung zum Erweitern des Adressbereichs eines rechnergesteuerten Vermittlungssystems |
JPS59216249A (ja) * | 1983-05-23 | 1984-12-06 | Toshiba Corp | 集積回路装置 |
US4709137A (en) * | 1984-04-16 | 1987-11-24 | Omron Tateisi Electronics Co. | IC card and financial transaction processing system using IC card |
US4646298A (en) * | 1984-05-01 | 1987-02-24 | Texas Instruments Incorporated | Self testing data processing system with system test master arbitration |
US4650975A (en) * | 1984-08-30 | 1987-03-17 | Casio Computer Co., Ltd. | IC card and an identification system thereof |
US4829169A (en) * | 1985-07-01 | 1989-05-09 | Toppan Moore Company, Inc. | IC card having state marker for record access |
JPS6295689A (ja) * | 1985-10-22 | 1987-05-02 | Casio Comput Co Ltd | Icカ−ドシステム |
JP2664137B2 (ja) * | 1985-10-29 | 1997-10-15 | 凸版印刷株式会社 | Icカード |
JPH0682405B2 (ja) * | 1986-01-14 | 1994-10-19 | カシオ計算機株式会社 | テストプログラム起動方式 |
JPS62251963A (ja) * | 1986-04-25 | 1987-11-02 | Casio Comput Co Ltd | Icカ−ドの認証方式 |
US4804825A (en) * | 1986-06-17 | 1989-02-14 | Casio Computer Co., Ltd. | I C card system |
CA1330596C (en) * | 1986-11-19 | 1994-07-05 | Yoshiaki Nakanishi | Memory cartridge and data processing apparatus |
US4777355A (en) * | 1986-12-24 | 1988-10-11 | Mitsubishi Denki Kabushiki Kaisha | IC card and system for checking the functionality thereof |
JP2514954B2 (ja) * | 1987-03-13 | 1996-07-10 | 三菱電機株式会社 | Icカ−ド |
JPS63253493A (ja) * | 1987-04-09 | 1988-10-20 | Mitsubishi Electric Corp | 情報記録システム |
JP2529868B2 (ja) * | 1987-09-17 | 1996-09-04 | 日立マクセル株式会社 | 情報記録媒体の記録方式 |
-
1988
- 1988-06-30 JP JP63160746A patent/JP2501874B2/ja not_active Expired - Lifetime
- 1988-10-10 FR FR8813281A patent/FR2633756B1/fr not_active Expired - Fee Related
- 1988-11-28 US US07/276,539 patent/US5019970A/en not_active Expired - Lifetime
- 1988-12-27 DE DE3844032A patent/DE3844032C2/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
FR2633756B1 (fr) | 1993-05-21 |
JPH0212486A (ja) | 1990-01-17 |
DE3844032A1 (de) | 1990-01-04 |
FR2633756A1 (fr) | 1990-01-05 |
US5019970A (en) | 1991-05-28 |
JP2501874B2 (ja) | 1996-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3844032C2 (de) | Chip-Karte | |
DE2715751C3 (de) | Speicheranordnung mit defekten Modulen | |
DE19851861B4 (de) | Fehleranalysespeicher für Halbleiterspeicher-Testvorrichtungen und Speicherverfahren unter Verwendung des Fehleranalysespeichers | |
DE2247704C3 (de) | Aus monolithisch integrierten Schaltkreisen aufgebaute bit-unterteilte Datenverarbeitungsanlage | |
DE4408876C2 (de) | Festwertspeicher, der Daten schreiben kann und Verfahren zum Schreiben/Lesen von Daten für einen solchen | |
DE2908691C2 (de) | ||
DE2844357A1 (de) | Speichererweiterung | |
DE3015992A1 (de) | Programmierbare logische anordnung | |
DE19737838B4 (de) | Halbleiterspeichereinrichtung | |
DE2555435A1 (de) | Monolithische hochintegrierte halbleiterschaltung | |
DE3311948C2 (de) | ||
DE2219918A1 (de) | Programmierbares Steuergerät | |
DE3906497A1 (de) | Selbstkonfigurierendes speichersystem | |
DE4204119A1 (de) | Dual-port-speicher | |
DE2905675A1 (de) | Schaltungsanordnung zur sperrung des zugangs zu einem speicher | |
EP0500973B1 (de) | EEPROM und Verfahren zum Ändern einer Initialisierungsroutine im EEPROM | |
DE3833938C2 (de) | ||
DE2926322C2 (de) | Speicher-Subsystem | |
DE2701328A1 (de) | Zeichengenerator | |
DE2946119C2 (de) | Datenverarbeitungseinrichtung mit einer Vielzahl von Datenverarbeitungselementen, denen ein einziger Strom von Steuersignalen zugeführt wird | |
DE2935101C2 (de) | ||
DE2131443B2 (de) | ||
DE4137336C2 (de) | IC-Karte | |
DE2006987A1 (de) | Automatische Prüfvorrichtung für Rechenanlagen | |
DE4129133C1 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |