DE4408876C2

DE4408876C2 - Festwertspeicher, der Daten schreiben kann und Verfahren zum Schreiben/Lesen von Daten für einen solchen

Info

Publication number: DE4408876C2
Application number: DE4408876A
Authority: DE
Inventors: Yasuhiro Okuda
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1993-03-16
Filing date: 1994-03-16
Publication date: 1999-09-02
Anticipated expiration: 2014-03-17
Also published as: US5426609A; JPH06267283A; DE4408876A1

Description

Die vorliegende Erfindung bezieht sich auf einen Festwertspei cher, der Daten schreiben kann und auf ein Verfahren zum Schreiben/Lesen von Daten für einen solchen.

Fig. 1 ist ein Blockdiagramm, das einen Aufbau eines herkömmli chen PROMs als einen Festwertspeicher, der Daten schreiben kann, darstellt, welcher in einem allgemeinen Mikrocomputer eingebaut ist.

In Fig. 1 bezeichnet das Bezugszeichen 1 ein Speicherzellenfeld als eine Speichereinheit zum Halten von Daten, in der eine Mehr zahl von Speicherzellen 1a so angeordnet sind, daß sie eine Ma trix von Zeilen-mal-Spaltenrichtung bilden.

Das Speicherzellenfeld 1 ist über eine Datenschreib-/Lese- (W/R)Schaltung 2, die später beschrieben wird, an einen Datenbus DB angeschlossen. In den jeweiligen Speicherzellen 1a werden Werte von jeweiligen Bits jeweiliger Daten, die von dem Datenbus DB eingegeben werden, durch die Datenschreib-/Lese-Schaltung 2 geschrieben, während die jeweiligen Werte, die in den jeweiligen Speicherzellen 1a gespeichert sind, an den Datenbus DB als die Werte der jeweiligen Bits der Daten ausgelesen werden.

Jeweilige Speicherzellen 1a in dem Speicherzellenfeld 1 sind in einer Matrix, wie vorher erwähnt, angeordnet. Die Speicherzellen 1a in der jeweiligen Zeilen-Richtung sind mit jeweiligen gemeinsamen Wortleitungen 7 verbunden, und die jeweiligen Speicherzellen 1a in der jeweiligen Spalten- Richtung sind mit jeweiligen gemeinsamen Bitleitungen 6 verbunden. Folglich ist jede Speicherzelle 1a mit irgendeiner Wortleitung 7 und irgendeiner Bitleitung 6 verbunden.

Jede Wortleitung 7 ist an eine Wortauswahlschaltung 20 und jede Bitleitung 6 an die Datenschreib-/Lese-Schaltung 2 angeschlossen.

An die Datenschreib-/Lese-Schaltung 2 ist eine Datenlesesignal- (im nachfolgenden DR-Signal genannt) Leitung 3, eine Daten schreibimpulssignal- (im nachfolgenden PGM-Signal genannt) Leitung 4 und eine Spannungsversorgungsleitung 5 angeschlossen.

Die Spannungsversorgungsleitung 5 führt der Datenschreib-/Lese- Schaltung 2 eine Datenschreibspannung V_pp zu. Wenn das DR-Signal, das der Datenschreib-/Lese-Schaltung 2 durch die DR-Signalleitung 3 gegeben wird, aktiv wird, wird der Wert von den jeweiligen Speicherzellen 1a einer Zeile, die mit einer Wortleitung 7 des Speicherzellenfeldes 1 verbunden ist, an die Datenschreib- /Lese-Schaltung 2 gelesen. Wenn das PGM-Signal, das dem Speicherzellenfeld 1 durch die PGM-Signalleitung 4 gegeben wird, auf den Niedrig-("L")Pegel geht, wird die Spannungs versorgungsleitung 5 selektiv mit der Bitleitung 6, in die der Wert "0" geschrieben werden soll, verbunden, und die Daten schreibspannung V_pp wird ausgegeben.

Der Betrieb zur Zeit des Datenschreibens des herkömmlichen PROMs, das, wie vorher erwähnt, aufgebaut ist, ist wie folgt.

Zuerst wird der Wert (das Datum), der in dem Speicherzellenfeld gespeichert werden soll, an die Datenschreib-/Lese-Schaltung 2 von dem Datenbus DB gegeben, und gleichzeitig wird ein Adressignal, das eine Adresse des Speicherzellenfeldes 1, unter der der Wert gespeichert werden soll, angezeigt, von außen an einen Dekoder (nicht gezeigt) gegeben.

Auf das Dekodierergebnis des von außen gegebenen Adressignals ansprechend, wählt die Wortauswahlschaltung 20 eine Wortleitung 7 aus, wobei auf die jeweiligen Speicherzellen 1a einer Zeile, die mit der ausgewählten Wortleitung 7 verbunden sind, zugegriffen wird.

Als nächstes, wenn das PGM-Signal, das durch die PGM-Signal leitung 4 gegeben wird, auf den "L"-Pegel geht, fixiert die Datenschreib-/Lese-Schaltung 2 das elektrische Potential der Bitleitung 6, die mit der Speicherzelle 1a verbunden ist, in die der Wert "0" geschrieben werden soll, auf die Daten schreibspannung V_pp, die von der Spannungsversorgungsleitung 5 geliefert wird. Während das PGM-Signal den "L"-Pegel hält, wird bewirkt, daß elektrischer Strom zwischen der Source und der Drain jeder Speicherzelle 1a fließt, wobei das Datenschreiben durchgeführt wird.

Jede Operation des Datenschreibens, mit anderen Worten der elektrische Strom I_pp, der zum Schreiben von Daten in jede Zeile des Speicherzellenfeldes 1 notwendig ist, wird bestimmt durch die Anzahl von Bits mit "0" in den Daten, die in jede Zeile des Speicherzellenfeldes 1 geschrieben werden sollen. Daher wird, wenn alle Bits der Daten, die in eine Zeile (Spalte) geschrieben werden sollen, "0" sind, der elektrische Strom I_pp maximal.

Da üblicherweise der elektrische Strom I_pp, der notwendig zum Schreiben eines Wertes "0" ist, 1 mA oder ungefähr soviel beträgt, ist, wenn z. B. Daten in einer 16 Bit-Einheit in das Speicherzellenfeld 1 geschrieben werden, der Maximalwert des elektrischen Stromes I_pp ungefähr 16 mA.

Andererseits ist der Betrieb zur Zeit des Datenlesens wie folgt.

Zuerst wird ein Adressignal, das eine Adresse der Speicherzelle 1a, in der ein Wert aus dem Speicherzellenfeld 1 gelesen werden soll, von außen an den Dekoder (nicht gezeigt) gegeben.

Auf das Dekodierergebnis des von außen gegebenen Adressignals ansprechend, wählt die Wortauswahlschaltung 20 eine Wortleitung 7 aus, wobei auf die jeweiligen Speicherzellen 1a einer Zeile des Speicherzellenfeldes 1, die mit der ausgewählten Wortleitung 7 verbunden sind, zugegriffen wird.

Als nächstes, wenn das DR-Signal, das von der DR-Signalleitung 3 gegeben wird, aktiv wird, liest die Datenschreib-/Lese-Schaltung 2 die Signale (Werte), die in den jeweiligen Speicherzellen 1a einer Zeile, die mit der Wortleitung 7, die durch die Wortauswahlschaltung 20 ausgewählt ist, verbunden sind und gibt sie an den Datenbus DB aus.

In dem herkömmlichen PROM, d. h. in dem Festwertspeicher, der Daten schreiben kann, wird, da ein Wert in der vorher beschriebenen Weise geschrieben wird, wenn alle Bits der Daten, die geschrieben werden sollen in einer Datenschreiboperation "0" sind, der elektrische Strom I_pp zum Schreiben von Daten "0" maximal. Auf der anderen Seite ist es erforderlich, daß die Aluminiumbreite der Spannungsversorgungsleitung, die die Datenschreibspannung V_pp liefert, eine Breite aufweist, die den Maximalwert des zuvor genannten Datenschreibstroms I_pp zuläßt, und der verbrauchte Strom nimmt zu. Wenn die Länge der Daten, die in das PROM geschrieben werden sollen von z. B. 16 Bit auf 32 Bit vergrößert wird, ist es notwendig, die Aluminiumbreite der Spannungsversorgungsleitung entsprechend zu vergrößern, und der verbrauchte Strom nimmt ebenfalls proportional zu.

Aus der JP 62-162299 A in: PATENTS ABSTRACTS OF JAPAN, P-651, Vol. 11, No. 399, 26.12.1987 ist ein Verfahren zum Schrei ben/Lesen von Daten für einen Festwertspeicher, der Daten schreiben kann gemäß dem Oberbegriff des Patentanspruches 4 be kannt. Ferner ist aus dieser Druckschrift ein EPROM, das Daten schreiben kann, bekannt mit einer Speichereinheit und einer Da tenschreib-/Leseeinrichtung zum Schreiben von Werten jeweiliger Bits von Daten einer vorbestimmten Bitlänge, deren jeweilige Bits binär entweder durch einen ersten Wert oder durch einen zweiten Wert angegeben sind, jeweils in die Speicherzellen der Speichereinheit und zum Lesen der Werte der jeweiligen Bits der vorbestimmten Bitlänge aus den bezeichneten Speicherzellen in der Speichereinheit. Es ist auch eine Beurteilungseinrichtung zum Beurteilen, ob die Anzahl der Bits des ersten Wertes in den Daten, die in die Speichereinheit geschrieben werden sollen, die Hälfte oder mehr der vorbestimmten Bitlänge beträgt oder nicht und eine Dateninvertierungseinrichtung zum Invertieren der Werte der jeweiligen Bits der Daten bekannt.

Aus der JP 62-239500 A in: PATENTS ABSTRACTS OF JAPAN, P-687, Vol. 12, No. 112, 9.4.88 ist ein Verfahren zum Schreiben von Da ten in ein EPROM bekannt, bei dem, wenn die Anzahl von Bits des Wertes "0" in den Programmdaten mehr als die Hälfte der Bitan zahl der Programmdaten ist, die Programmdaten invertiert in das EPROM geschrieben werden. Wenn die Anzahl der Bits des Wertes "0" die Hälfte oder weniger als die Hälfte der Programmdaten ist, werden die Programmdaten nicht invertiert in das EPROM ge schrieben.

Es ist Aufgabe der Erfindung einen Festwertspeicher, der Daten schreiben kann und der den Stromverbrauch verringern kann, bereitzustellen, bei dem die Aluminiumbreite der Versor gungsspannungsleitung des herkömmlichen Festwertspeichers, der Daten schreiben kann, verringert werden kann und bei dem die Aluminiumbreite der Versorgungsspannungsleitung nicht vergrößert werden muß, wenn die Länge der Daten, die durch eine Schreiboperation geschrieben werden sollen, vergrößert wird, sowie das Verfahren zum Schreiben/Lesen von Daten bereitzustellen.

Die Aufgabe wird gelöst durch einen Festwertspeicher nach Patentanspruch 1 bzw. durch ein Verfahren nach Patentanspruch 4.

In einem solchen Festwertspeicher der Erfindung, der Daten schreiben kann, beurteilt die Beurteilungseinrichtung, ob die Anzahl von Bits des ersten Wertes in den Daten, die in die Speichereinheit geschrieben werden sollen, die Hälfte oder mehr einer vorbestimmten Bitlänge ist oder nicht, die Beurteilungsergebnisspeichereinrichtung speichert das obige Beurteilungsergebnis, das in Entsprechung zu dem jeweiligen Wert gemacht wird, und zur Zeit des Datenschreibens schreibt die Datenschreib-/Leseeinrichtung Daten in die Speichereinheit nachdem die Werte der jeweiligen Bits der Daten, die vom Datenbus eingegeben sind, durch die Dateninvertierungseinrichtung invertiert worden sind, wenn die Anzahl von Bits des ersten Wertes in den Daten, die geschrieben werden sollen die Hälfte oder mehr einer vorbestimmten Bitlänge beträgt, und zur Zeit des Datenlesens werden die Werte der jeweiligen Bits der Daten, die aus der Speichereinheit durch die Datenschreib-/Lese-Einrichtung gelesen sind, durch die Dateninvertierungseinrichtung invertiert und an den Datenbus ausgegeben, wenn die Tatsache, daß die Anzahl der Bits des ersten Wertes in den Daten, die gelesen werden sollen die Hälfte oder mehr der vorbestimmten Bitlänge beträgt, in der Beurteilungsergebnisspeichereinrichtung gespeichert ist.

Weiter wird in solch einem Festwertspeicher der Erfindung, der Daten schreiben kann, bei der vorher genannten Beurtei lungsergebnisspeichereinrichtung der erste Wert geschrieben, wenn elektrischer Strom durch die Mehrzahl von Beurteilungsergebnis- Speicherzellen der Beurteilungsergebnisspeicher fließt, und der zweite Wert wird geschrieben, wenn elektrischer Strom nicht fließt, und zur Zeit des Datenschreibens in die Speichereinheit wird der zweite Wert, wenn die Anzahl von Bits des ersten Wert in den Daten, die in die Speichereinheit geschrieben werden sollen als die Hälfte oder mehr einer vorbestimmten Bitlänge beurteilt wird, und der erste Wert wird, wenn die Anzahl von Bits des ersten Wertes in den Daten, die in die Speichereinheit geschrieben werden sollen, weniger als die Hälfte beträgt, in die Beurteilungsergebnis-Speicherzellen entsprechend dem jeweiligen Wert (dem Datum) durch die Beurteilungsergebnisdatenschreib- /Lese-Einrichtung geschrieben, und zur Zeit des Datenlesens vors der Speichereinheit wird ein Wert, der in der Beurteilungsergeb nisspeicherzelle entsprechend dem Wert (dem Datum), der aus der Speichereinheit gelesen werden soll, gespeichert ist, von der Datenschreib-/Lese-Einrichtung gelesen.

Entsprechend einem solchen Verfahren zum Schreiben/Lesen von Daten eines Festwertspeichers der Erfindung, der Daten schreiben kann, wird zur Zeit des Datenschreibens die Anzahl von Bits des ersten Wertes in den Daten, die in die Speichereinheit geschrieben werden sollen, beurteilt, ob sie die Hälfte oder mehr einer vorbestimmten Bitlänge ist oder nicht, und wird jeweils in die bezeichneten Speicherzellen geschrieben nachdem die Werte der jeweiligen Bits der Daten, die vom Bus eingegeben sind, invertiert worden sind, wenn die Anzahl von Bits des ersten Wertes in den Daten, die geschrieben werden sollen, die Hälfte oder mehr der vorbestimmten Bitlänge ist, und wird ohne Invertieren der Werte der jeweiligen Bits in den anderen Fällen geschrieben, und zur Zeit des Datenlesens werden, in dem Fall, in dem die Anzahl von Bits des ersten Wertes in den Daten beurteilt wird, die Hälfte oder mehr der vorbestimmten Bitlänge zu sein, wenn der Wert (das Datum), der ausgelesen werden soll, in die Speichereinheit geschrieben worden ist, die Werte der jeweiligen Bits der Daten, die von den bezeichneten Speicherzellen der Speichereinheit gelesen worden sind, invertiert und ausgelesen, und in dem anderen Fall, wird der Wert ausgelesen ohne invertiert worden zu sein.

Entsprechend einem solchen Verfahren des Schreibens/Lesens von Daten eines Festwertspeichers der Er findung, der Daten schreiben kann, wird der zweite Wert, wenn die Anzahl von Bits des ersten Wertes in den Daten, die in die Speicherzelle geschrieben werden sollen, beurteilt wird, die Hälfte oder mehr einer vorbestimmten Bitlänge zu sein, und der erste Wert wird, wenn die Anzahl von Bits des ersten Wertes in den Daten, die in die Speichereinheit geschrieben werden sollen, beurteilt wird, weniger als die Hälfte zu sein, entsprechend den jeweiligen Daten in die jeweiligen Beurteilungsergebnis- Speicherzellen der Beurteilungsergebnisspeichereinheit geschrieben, welche eine Mehrzahl von Beurteilungsergebnis- Speicherzellen aufweist, in die der erste Wert geschrieben wird, wenn elektrischer Strom fließt, und der zweite Wert geschrieben wird, wenn elektrischer Strom nicht fließt, entsprechend den jeweiligen Werten (Daten).

Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.

Es folgt die Beschreibung von Ausführungsbeispielen anhand der Figuren.

Von den Figuren zeigen:

Fig. 1 Ein Blockdiagramm, das eine Konfiguration eines PROMs als einen herkömmlichen Festwertspeicher zum Schreiben von Daten, der in einem allgemeinen Mikrocomputer eingebaut ist, darstellt;

Fig. 2 Ein Blockdiagramm, das eine Konfiguration einer Ausführungsform eines Festwertspeichers der Er findung, der Daten schreiben kann, darstellt; und

Fig. 3 Ein Blockdiagramm, das ein Konfigurationsbeispiel einer "0"-Anzahlbeurteilungsschaltung eines Festwertspeichers, der Daten schreiben kann, gemäß der Erfindung, darstellt.

Im folgenden wird die vorliegende Erfindung unter Bezugnahme auf die Zeichnungen, die ihre Ausführungsformen zeigen, beschrieben.

Fig. 2 ist ein Blockdiagramm, das eine Konfiguration einer Ausführungsform eines Festwertspeichers, der Daten schreiben kann, gemäß der Erfindung zeigt.

In Fig. 2 bezeichnet das Bezugszeichen 1 das Speicherzellenfeld, in dem eine Mehrzahl von Speicherzellen 1a in einer Matrix in Zeilen-mal-Spaltenrichtung angeordnet sind.

Das Speicherzellenfeld 1 ist mit einem Datenbus DB durch eine Dateninvertierungsauswahlschaltung 12 und eine Datenschreib- /Lese-(W/R)Schaltung 2, die später beschrieben werden soll, verbunden. In den jeweiligen Speicherzellen 1a werden die Werte der jeweiligen Bits von Daten, die vom Datenbus DB durch die Datenschreib-/Lese-Schaltung 2 eingegeben werden, geschrieben, während die Werte, die in den jeweiligen Speicherzellen 1a gespeichert sind, an den Datenbus DB als die Werte der jeweiligen Bits gelesen werden.

Die jeweiligen Speicherzellen 1a in dem Speicherzellenfeld 1 sind wie zuvor erwähnt in einem Matrixzustand angeordnet, wobei die Speicherzellen 1a in den jeweiligen Zeilen mit einer gemeinsamen Wortleitung 7 in der jeweiligen Zeilen- Richtung verbunden sind, und die jeweiligen Speicherzellen 1a in der jeweiligen Spalten-Richtung mit einer gemeinsamen Bitleitung 6 verbunden sind. Folglich ist jede Speicherzelle 1a mit irgendeiner Wortleitung 7 und irgendeiner Bitleitung 6 verbunden.

Jede Wortleitung ist an eine Wortauswahlschaltung 20 ange schlossen, und jede Bitleitung 6 ist an die Datenschreib-/Lese- Schaltung 2 angeschlossen.

An die Datenschreib-/Leseschaltung 2 ist eine Datenlesesignal- (im nachfolgenden DR-Signal genannt) Leitung 3, eine Datenschreibimpulssignal- (im nachfolgenden PGM-Signal genannt) Leitung 4 und eine Spannungsversorgungsleitung 5 angeschlossen.

Die Spannungsversorgungsleitung 5 liefert eine Datenschreib spannung V_pp an die Datenschreib-/Lese-Schaltung 2. Wenn das DR- Signal, das an die Datenschreib-/Lese-Schaltung 2 durch die DR- Signalleitung 3 gegeben wird, aktiv wird, werden Daten an die Datenschreib-/Lese-Schaltung 2 aus dem Speicherzellenfeld 1 gelesen. Wenn das PGM-Signal, das dem Speicherzellenfeld 1 gegeben wird, durch die PGM-Signalleitung 4 auf den Niedrig- ("L") Pegel geht, wird die Spannungsversorgungsleitung 5 selektiv mit der Bitleitung 6, in die der Wert "0" geschrieben werden soll, verbunden, und die Datenschreibspannung V_pp wird ausgegeben.

Das Bezugszeichen 8 bezeichnet eine "0"-Anzahlbeurteilungs schaltung als eine Beurteilungseinrichtung. Die "0"-Anzahl beurteilungsschaltung 8 ist mit dem Datenbus DB verbunden, und die Daten, die in das Speicherzellenfeld 1 von dem Datenbus DB geschrieben werden sollen, werden ebenso an die "0"- Anzahlbeurteilungsschaltung 8 gegeben. Wenn die Daten, die in das Speicherzellenfeld 1 geschrieben werden sollen, von dem Datenbus DB gegeben werden, beurteilt die "0"-Anzahlbeurteilungsschaltung 8, ob die Anzahl von Bits mit dem Wert "0" unter ihnen die Hälfte oder mehr der Datenlänge ist oder nicht.

Genau gesagt, wenn die Anzahl von Speicherzellen 1a, die an die jeweiligen Wortleitungen 7 des Speicherzellenfeldes 1 angeschlossen sind, 16 beträgt, bzw., wenn die Datenlänge, die in das Speicherzellenfeld 1 in einer Datenschreiboperation geschrieben werden soll, 16 Bit beträgt, gibt, im Fall, daß 8 Bit oder mehr unter den Daten "0" sind, die "0"- Anzahlbeurteilungsschaltung 8 ein Überlaufsignal OVF mit hohem ("H") Pegel an eine Überlaufsignalleitung 13, die später beschrieben wird, aus. Das Überlaufsignal wird an die vorher genannte Dateninvertierungsauswahlschaltung 12 über eine "0"- Signalleitung 131 als ein "0"-Anzahlbeurteilungsergebnissignal (in nachfolgenden "0"-Signal genannt) gegeben, und wird zur selben Zeit an eine Monitorbit-Schreib-/Lese-Schaltung, welche eine Beurteilungsergebnisdaten-Schreib-/Lese-Einrichtung ist, über eine Monitordatenschreibimpulssignal-Leitung 132 (in nachfolgenden MPGM-Signal genannt) als ein MPGM-Signal gegeben.

Das Bezugszeichen 9 bezeichnet eine Monitorbit-Zellgruppe, die eine Beurteilungsergebnisspeichereinrichtung ist, und das Bezugszeichen 10 bezeichnet die vorhergenannte Monitorbit- Schreib-/Lese-Schaltung.

Die Monitorbit-Zellgruppe 9 weist Monitorbit-Zellen 9a als Beurteilungsergebnis-Speicherzellen in gleicher Anzahl wie die Wortleitungen 7 auf, und die jeweiligen Wortleitungen 7 sind an die Monitorbitzellen 9a durch das Speicherzellenfeld 1 angeschlossen. An jede der Monitorbitzellen 9a der Monitorbit- Zellgruppe 9 ist eine Monitorbitleitung 11 von der Monitorbit- Schreib-/Leseschaltung 10 angeschlossen.

Folglich wird, wenn irgendeine der Wortleitungen 7 durch die Wortauswahlschaltung 20 ausgewählt wird, nicht nur auf die jeweiligen Speicherzellen 1a, die mit der Wortleitung 7 verbunden sind, sondern auch auf die Monitorbitzelle 9a, die mit dieser verbunden ist, zugegriffen.

Was die Monitorbit-Schreib-/Lese-Schaltung 10 anbetrifft, ist, in derselben Weise wie die Datenschreib-/Lese-Schaltung 2, da die DR-Signalleitung 3 und die Spannungsversorgungsleitung 5 angeschlossen sind und das MPGM-Signal ebenso durch die MPGM- Signalleitung 132 gegeben wird, der Grundbetrieb der Schaltung 10 auch derselbe wie der der Datenschreib-/Lese-Schaltung 2, mit Ausnahme, daß es nur eine Monitorbitleitung 11 entsprechend der Bitleitung 6 der Datenschreib-/Leseschaltung 2 gibt.

Jedoch wird der Monitorbit-Schreib-/Lese-Schaltung 10 das Überlaufsignal OVF als das MPGM-Signal über die Überlaufsi gnalleitung 13 und die MPGM-Signalleitung 132 gegeben. Daher schreibt die Monitorbit-Schreib-/Lese-Schaltung 10 den Wert "1", wenn das MPGM-Signal auf dem "H"-Pegel ist und den Wert "0", wenn dieses auf dem "L"-Pegel ist.

Um genau zu sein, wenn das MPGM-Signal auf dem "L"-Pegel ist, schreibt, durch Ausgeben der Datenschreibspannung V_pp, die von der Spannungsversorgungsleitung 5 an die Monitorbitleitung 11 geliefert wird, die Monitorbit-Schreib-/Lese-Schaltung 10 den Wert "0" in die die Monitorbitzelle 9a, die mit der Wortleitung 7, die durch die Wortauswahlschaltung 20 ausgewählt ist, verbunden ist. Andererseits, wenn das MPGM-Signal auf dem "H"- Pegel ist, schreibt, durch Nichtausgeben der Datenschreibspannung V_pp, die von der Spannungsversorgungsleitung 5 an die Monitorbitleitung 11 geliefert wird, die Monitorbit-Schreib- /Lese-Schaltung 10 den Wert "1" in die Monitorbitzelle 9a, die mit der Wortleitung 7, die durch die Wortauswahlschaltung 20 ausgewählt ist, verbunden ist.

Zur Zeit des Datenlesens von dem Speicherzellenfeld 1 liest, auf dieselbe Weise wie die Datenschreib-/Lese-Schaltung 2, die Monitorbit-Schreib-/Lese-Schaltung 10, der das DR-Signal durch die DR-Signalleitung 3 gegeben ist, den Wert, der in der Monitorbitzelle 9a, die mit der ausgewählten Wortleitung 7 verbunden ist und gibt ihn an die Monitorbitsignalleitung 14 als ein Monitorbitsignal (im nachfolgenden MB-Signal genannt) aus, damit es an die Dateninvertierungsauswahlschaltung 12 gegeben wird.

Fig. 3 ist ein Blockdiagramm, das ein Konfigurationsbeispiel der "0"-Anzahlbeurteilungsschaltung 8 darstellt.

In Fig. 3 bezeichnet das Bezugszeichen 8a ein Schieberegister, 8b ein Zweieingangs-ODER-Gatter, und 8c einen Vorwärtszähler.

Mit dem Schieberegister 8a ist der Datenbus DB verbunden, und der Wert, der in dem Speicherzellenfeld 1 gespeichert werden soll, wird eingegeben. Ein Takt CLK wird dem Schieberegister 8a gegeben, und das Register 8a schiebt die Daten, die von dem Datenbus DB eingegeben werden, Bit für Bit synchron mit dem Takt CLK von der linken Seite auf die rechte Seite in Fig. 3 und gibt das äußerste Bit auf der rechten Seite aus, um es in einen Eingangsanschluß eines ODER-Gatters 8b einzugeben.

In den anderen Eingangsanschluß des ODER-Gatters 8b wird der Takt CLK eingegeben. Daher wird, wenn der Wert, der von dem Schieberegister 8a ausgegeben wird, "0" ist, der Takt CLK unverändert als Ausgang des ODER-Gatters 8b ausgegeben, und wenn der Wert, der von dem Schieberegister 8a ausgegeben wird, "1" ist, wird der Ausgang des ODER-Gatters 8b auf dem "H"-Pegel fixiert.

Der Vorwärtszähler 8c ist so aufgebaut, daß ihm der Ausgang des vorher genannten ODER-Gatters 8b eingegeben wird, um eine ansteigende Flanke des Takts CLK zu zählen. Folglich ist der Vorwärtszähler 8c so aufgebaut, daß er die Anzahl von Bits mit "0" in den im Schieberegister 8a gehaltenen Daten zählt. Wenn der Vorwärtszähler 8c eine halbe Anzahl (8 Bit, wenn die Datenlänge 16 Bit beträgt), der Datenlänge, die in dem Speicherzellenfeld 1 gespeichert ist, zählt, läuft er über und gibt das Überlaufsignal OVF mit "H"-Pegel aus. Das Überlaufsignal OVF wird an die Überlaufsignalleitung 13 ausgegeben und wird in die Dateninvertierungsauswahlschaltung 12 von der "0"-Signalleitung 131 als das "0"-Signal und der Monitorbitschreib-/Lese-Schaltung 10 von der MPGM-Signalleitung 132 als das MPGM-Signal gegeben.

Im folgenden wird der Betrieb des PROMs der Erfindung, das wie oben beschrieben aufgebaut ist, erklärt.

Der Betrieb zur Zeit des Datenschreibens ist wie folgt.

Zuerst wird eine Zeile von Daten, die in dem Speicherzellenfeld 1 gespeichert werden sollen, an die Da teninvertierungsauswahlschaltung 12 und die "0"-Anzahlbeur teilungsschaltung 8 gegeben. Zu dieser Zeit wird dem nicht gezeigten Dekoder von außen ein Adressignal, das die Adresse des Speicherzellenfeldes 1 angibt, unter der der Wert gespeichert werden soll, gegeben.

In der "0"-Anzahlbeurteilungsschaltung 8 wird beurteilt, ob die Anzahl von Bits mit "0" der Daten, die von dem Datenbus DB eingegeben werden, die Hälfte oder mehr der Datenlänge beträgt oder nicht, wie es im vorhergehenden erklärt wurde.

Angenommen die Datenlänge beträgt 16 bit und die Anzahl von Bits mit "0" ist z. B. 8 oder mehr, so wird das Überlaufsignal OVF mit "H"-Pegel an die Überlaufsignalleitung 13 von der "0"- Anzahlbeurteilungsschaltung 8 ausgegeben und wird an die Dateninvertierungsauswahlschaltung 12 von der "0"-Signalleitung 131 als das "0"-Signal und an die Monitorbit-Schreib-/Lese- Schaltung 10 von der MPGM-Signalleitung 132 als das MPGM-Signal ausgegeben.

In der Dateninvertierungsauswahlschaltung 12 werden, wenn das "0"-Signal, das von der "0"-Signalleitung 131 gegeben wird, auf dem "H"-Pegel ist, die Werte der jeweiligen Bits der Daten, die von dem Datenbus DB eingegeben werden, invertiert. Wenn z. B. der Wert (das Datum), der von dem Datenbus D$ eingegeben wird, "00h" (h bezeichnet eine Hexadezimalzahl) ist, wird er zu "FFh" gemacht. Die Dateninvertierungsauswahlschaltung 12 sendet den Wert, der durch Invertieren der Werte der jeweiligen Bits in solch einer Weise erhalten wird, an die Datenschreib-/Lese- Schaltung 2.

Andererseits wählt die Wortauswahlschaltung 20 eine Wortleitung 7 in Antwort auf ein Dekodierergebnis einer von außen gegebenen Adresse,- wobei die jeweiligen Speicherzellen 1a einer Zeile des Speicherzellenfeldes 1, die mit der Wortleitung 7 verbunden sind, ausgewählt werden.

Als nächstes, wenn das PGM-Signal, das der Datenschreib-/Lese- Schaltung 2 durch die PGM-Signalleitung 4 gegeben wird, auf den "L"-Pegel geht, fixiert die Datenschreib-/Leseschaltung 2 auf dieselbe Weise wie im herkömmlichen Beispiel, wie vorher genannt, das Potential der Bitleitung 6, die mit einer Speicherzelle 1a verbunden ist, in der "0" in den Daten, die von der Dateninver tierungsauswahlschaltung 12 gesendet worden sind, geschrieben worden ist, auf der Datenschreibspannung V_pp. Während das PGM- Signal den "L"-Pegel hält, wird der Wert geschrieben, in dem veranlaßt wird, daß durch die Bitleitung 6 elektrischer Strom zwischen der Source und der Drain jeder Speicherzelle 1a fließt.

Darüberhinaus ist es überflüssig, zu erwähnen, daß der Wert (das Datum), der im Speicherzellenfeld 1 durch die Datenschreib-/Lese- Schaltung 2 in der oben beschriebenen Weise geschrieben werden soll, der Wert ist, der durch Invertieren der Werte der jeweiligen Bits der ursprünglichen Daten durch die Datenin vertierungsauswahlschaltung 12 erhalten worden ist.

Zur selben Zeit des Datenschreibens in dem vorher erwähnten Speicherzellenfeld 1 wird auf eine Monitorzelle 9a der Moni torbit-Zellgruppe 9, die mit der Wortleitung 7, die von der Wortauswahlschaltung 20 ausgewählt wurde, verbunden ist, zuge griffen, und das MPGM-Signal, das der Monitorbit-Schreib-/Lese- Schaltung 10 von der MPGM-Signalleitung 132 gegeben wird, geht ebenso auf den "H"-Pegel. Folglich wird "1" in die Monitorbit zelle 9a, die mit der ausgewählten Wortleitung 7 verbunden ist, geschrieben.

Als nächstes wird ein Fall erklärt, bei dem die Anzahl von Bits mit "0" weniger als 8 ist, wenn angenommen wird, daß die Daten länge, die in dem Speicherzellenfeld gespeichert werden soll, z. B. 16 Bit beträgt.

In diesem Fall wird das Überlaufsignal OVF mit "L"-Pegel an die Überlaufsignalleitung 13 von der "0"-Anzahlbeurteilungsschaltung 8 ausgegeben und jeweils der Dateninvertierungsauswahlschaltung 12 von der "0"-Signalleitung 131 als das "0"-Signal und der Mo nitorbit-Schreib-/Lese-Schaltung 10 von der MPGM-Signalleitung 132 als das MPGM-Signal gegeben.

Die Dateninvertierungsauswahlschaltung 12 sendet, wenn das "0"- Signal, das von der "0"-Signalleitung 131 gegeben wird, auf "H"- Pegel ist, den Wert (das Datum), der von dem Datenbus DB eingegeben ist, an die Datenschreib-/Lese-Schaltung 2 ohne die Werte der jeweiligen Bits zu invertieren.

Da der Vorgang, der darin besteht, daß der Wert, der der Datenschreib-/Lese-Schaltung 2 von der Dateninvertierungsauswahlschaltung 12 gesendet wird, in das Speicherzellenfeld 1 geschrieben wird, derselbe wie im vorhergehenden Fall ist, wird die Erklärung dieses Vorgangs nicht wiederholt.

Gleichzeitig mit dem Datenschreiben in das Speicherzellenfeld 1 wird auf eine Monitorbitzelle 9a der Monitorbit-Zellgruppe 9, die mit der Wortleitung 7 verbunden ist, die durch die Wortaus wahlschaltung 20 ausgewählt wurde, zugegriffen und das MPGM-Si gnal, das der Monitorbit-Schreib-/Lese-Schaltung 10 von der MPGM- Signalleitung 132 gegeben wird, geht auf den "L"-Pegel. Folglich wird in die Monitorbitzelle 9a, die mit der ausgewählten Wort leitung verbunden ist, "0" geschrieben.

Der Betrieb zur Zeit des Lesens der Daten ist wie folgt.

Zuerst wird von außen einem Dekoder (nicht gezeigt) ein Adressi gnal, das die Adresse der Speicherzelle 1a bezeichnet, in dem sich der Wert, der aus dem Speicherzellenfeld 1 ausgelesen werden soll befindet, gegeben.

Die Wortauswahlschaltung 20 wählt eine Wortleitung 7 in Antwort auf das von außen gegebene Dekodierergebnis aus, wobei auf die jeweiligen Speicherzellen 1a einer Zeile (Spalte) des Speicher zellenfeldes 1, die mit der ausgewählten Wortleitung 7 verbunden sind, zugegriffen wird.

Als nächstes liest, wenn das DR-Signal, das von der DR-Signal leitung 3 gegeben wird, aktiv wird, die Datenschreib-/Lese- Schaltung 2 ein Signal (einen Wert), der in den jeweiligen Speicherzellen 1a der Zeile, die mit der durch die Wortauswahlschaltung 20 ausgewählten Wortleitung 7 verbunden sind, und gibt es an die Dateninvertierungsauswahlschaltung 12 aus.

Andererseits wird die Monitorbitzelle 9a der Monitorbit-Zell gruppe 9, die mit der durch die Wortauswahlschaltung 20 ausge wählten Wortleitung 7 verbunden ist, ebenso zugegriffen. Gleich zeitig wird, da das DR-Signal, das der Monitorbit-Schreib-/Lese- Schaltung 10 über die DR-Signalleitung 3 eingegeben wird, ebenso aktiv wird, der Wert, der in der Monitorbitzelle 9a der Monitor bit-Zellgruppe 9, die mit der durch die Wortauswahlschaltung 20 ausgewählten Wortleitung 7 verbunden ist, durch die Monitorbit- Schreib-/Lese-Schaltung 10 gelesen.

Somit bedeutet es, daß, wenn der Wert, der an die Monitorbit- Schreib-/Lese-Schaltung 10 gelesen wird, "0" ist, der Wert, der in die Datenschreib-/Lese-Schältizng 2 von dem Speicherzellenfeld 1 gelesen wird, zum Zeitpunkt, zu dem er in dem Speicherzellenfeld gespeichert worden ist, nicht invertiert worden ist. In diesem Fall wird der Wert, der an die Datenschreib-/Lese-Schaltung 2 aus dem Speicherzellenfeld 1 gelesen wird, unverändert an den Datenbus DB ausgegeben, ohne in der Dateninvertierungsauswahlschaltung 12 invertiert worden zu sein.

Wenn aber der Wert, der an die Monitorbit-Schreib-/Lese-Schaltung 10 gelesen wird, "1" ist, bedeutet das, daß der Wert, der an die Datenschreib-/Lese-Schaltung 2 aus dem Speicherzellenfeld 1 gelesen wird, zum Zeitpunkt, zu dem er in dem Speicherzellenfeld 1 gespeichert worden ist, invertiert worden ist. In diesem Fall wird der Wert, der an die Datenschreib-/Lese-Schaltung 2 gelesen wird, an den Datenbus DB ausgegeben/nachdem er durch die Dateninvertierungsauswahlschaltung 12 invertiert worden ist.

Wie in der oben erwähnten Ausführungsform ist, entsprechend dem Festwertspeicher, der Daten schreiben kann, entsprechend dem Wert und entsprechend dem Verfahren zum Schreiben/Lesen von Daten der Erfindung, der Maximalwert des elektrischen Stroms I_pp, der für den Fall erforderlich ist, bei dem bewirkt wird, daß der elektrische Strom in eine Speicherzelle zum Zeitpunkt des Schreibens von "0" einer binären Zahl in der Speicherzelle eines PROMs fließt, derselbe wie in dem Fall, in dem die Anzahl der Hälfte der Bits der Datenlänge der Daten, die in das Speicherzellenfeld geschrieben werden sollen, "0" ist.

Genau gesagt, wenn die Datenlänge 16 Bit beträgt und 8 Bit unter ihnen "0" sind, werden 8 Bit mit "0" in das Speicherzellenfeld des PROMs geschrieben, nachdem der Wert (das Datum) invertiert worden ist, "1" wird jedoch in die Monitorbit-Zellgruppe geschrieben und daher werden 8 Bit mit "0" insgesamt geschrieben. Wenn die Datenlänge z. B. 16 Bit beträgt, und 7 Bit davon "0" sind, werden 7 Bit mit "0" in das Speicherzellenfeld des PROMs geschrieben, wobei der Wert (das Datum) zu der Zeit nicht invertiert ist. Da jedoch "0" in die Monitorbit-Zellgruppe geschrieben ist, werden 8 Bit mit "0" insgesamt geschrieben.

Weiterhin, wenn die Datenlänge z. B. 16 Bit beträgt, und 9 Bit davon "0" sind, wird der Wert (das Datum) invertiert und 7 Bit mit "0" werden in das Speicherzellenfeld des PROMs geschrieben. Da jedoch "1" in die Monitorbit-Zellgruppe geschrieben ist, werden 7 Bit mit "0" insgesamt geschrieben.

Folglich ist, wenn die Datenlänge bleibt wie sie ist, der elek trische Strom, der zur Zeit des Datenschreibens in das PROM ver braucht wird, verringert, und ebenso kann die Aluminiumbreite der Versorgungsspannungsleitung, die die Datenschreibspannung liefert, reduziert werden. Wenn die Datenlänge vergrößert ist, kann der elektrische Strom, der beim Schreiben der Daten in das PROM verbraucht wird, auf beinahe denselben Grad unterdrückt werden, nachdem die Daten vergrößert sind, und es wird unnötig die Aluminiumbreite der Versorgungsspannungsleitung, die die Da tenschreibspannung liefert, zu vergrößern.

Darüberhinaus wird, wenn die Datenlänge eine ungerade Zahl ist, z. B. wenn die Datenlänge 17 Bit beträgt und 9 Bit davon "0" sind, der Wert (das Datum) invertiert, und 8 Bit mit "0" werden in das Speicherzellenfeld des PROMs geschrieben, "1" wird jedoch in die Monitorbit-Zellgruppe geschrieben und daher werden 8 Bit mit "0" insgesamt geschrieben. Auf dieselbe Weise wird z. B., wenn die Datenlänge 17 Bit beträgt und 8 Bit davon "0" sind, der Wert nicht invertiert und 8 Bit mit "0" werden in das Speicherzellenfeld des PROMs geschrieben. Da jedoch "0" in die Monitorbit-Zellgruppe geschrieben ist, werden 9 Bit mit "0" insgesamt geschrieben.

Dementsprechend soll, wenn die Datenlänge eine ungerade Zahl ist, die "0" einer Hälfte der Anzahl von Bits des Wertes, der durch Addieren von 1 zu der Datenlänge als ein Maximalwert erhalten wird, insgesamt geschrieben werden, und der obige Effekt ist beinahe gleich wie in dem Fall, bei dem die zuvor genannte Daten länge eine gerade Zahl ist.

Darüberhinaus wird in der oben erwähnten Ausführungsform veran laßt, daß elektrischer Strom in die Speicherzelle, in die "0" einer Binärzahl geschrieben ist, fließt. Es ist jedoch überflüs sig zu sagen, daß die vorliegende Erfindung auf solch ein PROM angewendet werden kann, bei dem elektrischer Strom in die Speicherzelle fließen kann, in der "1" geschrieben ist, und in diesem Fall ist es ausreichend, den Wert (das Datum) zu invertieren und zu beurteilen, ob er in das Speicherzellenfeld geschrieben werden soll, entsprechend der Tatsache, ob die Anzahl von Speicherzellen in die "2" geschrieben ist, die Hälfte oder mehr der Datenlänge ist oder nicht.

Wie oben erwähnt ist, entsprechend dem Festwertspeicher, der Da ten schreiben kann, und dem Verfahren zum Schreiben/Lesen von Daten gemäß der Erfindung, zur Zeit des Schreibens zum Beipiel von "0" einer Binärzahl in eine Speicherzelle eines PROMs, wenn es notwendig ist, daß elektrischer Strom in die Speicherzelle fließt, der Maximalwert des Datenschreibstroms I_pp derselbe wie in dem Fall, in dem die halbe Anzahl von Bits der Länge der Da ten, die in das Speicherzellenfeld des herkömmlichen PROMs ge schrieben werden sollen, "0" ist.

Folglich wird, bei Anwendung der vorliegenden Erfindung, der elektrische Strom, der zum Zeitpunkt des Datenschreibens in die Speicherzelle verbraucht wird, reduziert, wenn die Datenlänge so bleibt wie sie ist, und ebenso kann die Aluminiumbreite der Versorgungsspannungsleitung, die die Datenschreibspannung liefert, reduziert werden. Wenn die Datenlänge vergrößert wird, ist es möglich den elektrischen Strom, der beim Schreiben der Daten in das Speicherzellenfeld verbraucht wird, auf beinahe dasselbe Niveau zu reduzieren nachdem die Daten vergrößert worden sind, und es ist unnötig, die Breite der Aluminiumleitung der Versorgungsspannungsleitung, die die Datenschreibspannung liefert, zu vergrößern.

Claims

1. Festwertspeicher, der Daten schreiben kann mit:
einer Speichereinheit (1) mit einer Mehrzahl von Speicherzellen (1a), in die ein erster Wert geschrieben wird, wenn elektrischer Strom fließt, und ein zweiter Wert geschrieben wird, wenn elektrischer Strom nicht fließt; und
einer Datenschreib-/Lese-Einrichtung (2), die mit einem Datenbus (DB) verbunden ist, zum Schreiben von Werten jeweiliger Bits von Daten einer vorbestimmten Bitlänge, deren jeweilige Bits, die von dem Datenbus (DB) eingegeben werden, binär entweder durch den ersten Wert oder durch den zweiten Wert angegeben sind, jeweils in die bezeichneten Speicherzellen (1a) in der Speichereinheit (1) und zum Lesen der Werte der jeweiligen Bits der vorbestimmten Bitlänge aus den bezeichneten Speicherzellen (1a) in der Speichereinheit (1) und zum Ausgeben derselben an den Datenbus (DB);
einer Beurteilungseinrichtung (8) zum Beurteilen, ob die Anzahl der Bits des ersten Wertes in den Daten, die in die Speicherein heit (1) geschrieben werden sollen die Hälfte oder mehr der vor bestimmten Bitlänge beträgt oder nicht;
einer Beurteilungsergebnisspeichereinrichtung (9 und 10) zum Speichern des Beurteilungsergebnisses der Beurteilungseinrichtung (8), nachdem es in Entsprechung zu dem jeweiligen Wert gebracht worden ist; und
einer Dateninvertierungseinrichtung (12) zum Invertieren der Werte der jeweiligen Bits der Daten und zum Ausgeben derselben an die Datenschreib-/Lese-Einrichtung (2), wenn die Beurtei lungseinrichtung (8) beurteilt, daß die Anzahl von Bits des er sten Wertes in den Daten, die in die Speichereinheit (1) ge schrieben werden sollen, die Hälfte oder mehr der vorbestimmten Bitlänge beträgt, und zum Invertieren der Werte der jeweiligen Bits der Daten, die aus der Speichereinheit (1) durch die Daten schreib-/Lese-Einrichtung (2) gelesen werden, und zum Ausgeben derselben an den Datenbus (DB), wenn die Beurteilungseinrichtung (8) die Tatsache speichert, daß die Anzahl von Bits des ersten Wertes in den Daten, die aus der Speichereinheit (1) gelesen worden sind, die Hälfte oder mehr der vorbestimmten Bitlänge beträgt, wobei
die Beurteilungsergebnisspeichereinrichtung (9 und 10) aufweist:
eine Beurteilungsergebnisspeichereinheit (9) mit einer Mehrzahl von Beurteilungsergebnis-Speicherzellen (9a) in die der erste Wert geschrieben wird, wenn elektrischer Strom fließt und der zweite Wert geschrieben wird, wenn elektrischer Strom nicht fließt; und
eine Beurteilungsergebnisdaten-Schreib-/Lese-Einrichtung (10) zum Schreiben des zweiten Wertes, wenn die Beurteilungseinrich tung (8) urteilt, daß die Anzahl von Bits des ersten Wertes in den Daten, die in die Speichereinheit (1) geschrieben werden sollen, die Hälfte oder mehr der vorbestimmten Bitlänge beträgt, und zum Schreiben des ersten Wertes, wenn die Beurteilungsein richtung (8) beurteilt, daß die Anzahl von Bits des ersten Wertes in den Daten, die die Speichereinheit (1) geschrieben werden sollen, weniger als die Hälfte der vorbestimmten Bitlänge ist, in die Beurteilungsergebnis-Speicherzellen (9a) jeweils entsprechend zu den jeweiligen Daten, und zum Lesen der Werte, die in den Beurteilungsergebnis-Speicherzellen (9a) gespeichert sind, entsprechend den Daten, die aus der Speichereinheit (1) gelesen werden sollen, und zum Ausgeben der Werte an die Datenschreib- /Lese-Einrichtung (2) vorgesehen ist.

2. Festwertspeicher, der Daten schreiben kann, nach Anspruch 1, dadurch gekennzeichnet, daß der erste Wert der Binärwert "0" ist und der zweite Wert der Binärwert "1" ist.

3. Festwertspeicher, der Daten schreiben kann, nach Anspruch 1, dadurch gekennzeichnet, daß der erste Wert der Binärwert "1" ist und der zweite Wert der Binärwert "0" ist.

4. Verfahren zum Schreiben/Lesen von Daten für einen Festwert speicher, der Daten schreiben kann, in den die Werte der jewei ligen Bits von Daten einer vorbestimmten Bitlänge, wobei jedes Bit entweder durch einen ersten Wert oder durch einen zweiten Wert binär gekennzeichnet ist, geschrieben werden und die Werte der jeweiligen Bits der Daten der vorbestimmten Bitlänge von den bezeichneten Speicherzellen (1a) der Speichereinheit (1) gelesen werden, das Schritte zum
Beurteilen, ob die Anzahl von Bits des ersten Wertes in den Da ten, die in die Speichereinheit (1) geschrieben werden sollen, die Hälfte oder mehr einer vorbestimmten Bitlänge ist;
Schreiben der Werte der jeweiligen Bits der Daten, die in die Speichereinheit (1) geschrieben werden sollen, nach Invertieren derselben, wenn die Anzahl von Bits des ersten Wertes in den Daten die Hälfte oder mehr der vorbestimmten Bitlänge beträgt, und in anderen Fällen ohne dieselben zu invertieren, jeweils in die bezeichneten Speicherzellen (1a) der Speichereinheit (1); und
Lesen der Werte der jeweiligen Bits der Daten, die von den je weiligen bezeichneten Speicherzellen (1a) der Speichereinheit (1) gelesen werden, nach Invertieren derselben, wenn die Anzahl den Bits des ersten Wertes unter ihnen als die Hälfte oder mehr der vorbestimmten Bitlänge zur Zeit des Schreibens der Daten, die aus der Speichereinheit (1) gelesen werden sollen, beurteilt wird und zum Lesen derselben ohne sie zu invertieren in anderen Fällen, aufweist,
dadurch gekennzeichnet, daß, wenn die Anzahl der Bits des ersten Wertes in den Daten, die in die Speichereinheit (1) geschrieben werden sollen, als die Hälfte oder mehr der vorbestimmten Bitlänge beurteilt wird, der zweite Wert und, wenn die Anzahl der Bits des ersten Wertes in den Daten, die in die Speichereinheit (1) geschrieben werden sollen, weniger als die Hälfte der vorbestimmten Bitlänge beträgt, der erste Wert entsprechend den jeweiligen Daten in die jeweilige Beurteilungsergebnis-Speicher zelle (9a) geschrieben wird, welcher dem jeweiligen Wert einer Beurteilungsergebnis-Speichereinheit (9) entspricht, die eine Mehrzahl von Beurteilungsergebnis-Speicherzellen (9a) aufweist, in die der erste Wert geschrieben wird, wenn elektrischer Strom fließt und der zweite Wert geschrieben wird, wenn elektrischer Strom nicht fließt.

5. Verfahren zum Schreiben/Lesen von Daten eines Festwertspei chers, der Daten schreiben kann, nach Anspruch 4, dadurch gekennzeichnet, daß der erste Wert der Binärwert "0" ist und der zweite Wert der Binärwert "1" ist.

6. Verfahren zum Schreiben/Lesen von Daten ein Festwertspei chers, der Daten schreiben kann, nach Anspruch 4, dadurch gekennzeichnet, daß der erste Wert der Binärwert "1" ist und der zweite Wert der Binärwert "0" ist.