DE69125876T2 - Kennzeichenschaltung für nichtflüchtige Speicheranordnung - Google Patents

Description

• Die vorliegende Erfindung betrifft allgemein Signaturschaltungen und speziell eine Signaturschaltung, welche Vorrichtungsfunktionen einer nichtflüchtigen Speichervorrichtung speichert.
• Bei nichtflüchtigen Speichervorrichtungen, wie beispielsweise einem programmierbaren Nur-Lese-Speicher (PROM) unterscheidet sich die Vorrichtungsfunktion, wie beispielsweise die Schreibfunktion, abhängig von dem Chip, obwohl das gleiche Grundchip (PROM) verwendet wird. Um somit klar die Vorrichtungsfunktion des Chips dem Anwender anzuzeigen, ist der PROM mit einer Signaturschaltung ausgestattet, die Signaturinformationen im voraus abgespeichert enthält, das heißt, die Informationen, welche die Vorrichtungs funktion beschreiben.
• In herkömmlicher Weise werden die folgenden Maßnahmen getroffen, um eine Vielzahl von Arten der Vorrich tungsfunktionen bei einem einzelnen Grundchip zu realisieren. Es wird beispielsweise eine Verbindungsdraht-Verbindung hinsichtlich dem Grundchip vorgenommen, wenn eine erste Vorrichtungsfunktion realisiert wird, und es wird eine andere Verbindungsdraht-Verbindung in bezug auf das gleiche Grundchip vorgenommen, wenn eine zweite Vorrichtungsfunktion realisiert wird. Es wird als Ergebnis möglich, Chips zu erzeugen, die unterschiedliche Vorrichtungsfunktionen unter Verwendung des gleichen Grundchips besitzen. Die Vorrichtungsfunktion jedes Chips wird in der Signaturschaltung in Form von Signaturinformationen abgespeichert.
• Fig. 1 zeigt allgemein einen PROM, der mit einem Beispiel einer herkömmlichen Signaturschaltung ausgestattet ist. In Fig. 1 enthält der PROM ein Speicherzellenarray 1, einen Reihendecodierer 2, einen Spaltendecodierer 3 und einen Leseverstärker 4.
• Fig. 2 zeigt die herkömmliche Signaturschaltung zusammen mit darauf bezogenen Teilen des PROM, der in Fig. 1 gezeigt ist. Eine der Bitleitungen b0 bis bn wird durch ein entsprechendes eines der Bitleitungswählsignale Y0 bis Yn ausgewählt und wird in Abhängigkeit von einem Adressensignal an n-Kanal-Feldeffekttransistoren (FETs) Q0 bis Qn angelegt und die ausgewählte Bitleitung wird an einen Leseverstärker 4 angeschlossen. Es wird eine der Wortleitungen W0 bis Wn+2 durch ein entsprechendes eines der Wortleitungswählsignale X0 bis Xn+2 abhängig von dem Adressensignal ausgewählt. In Fig. 1 ist lediglich eine Wortleitung und sind Speicherzellen Ms0 bis MSN in Verbindung mit den Wortleitungen W0 bis Wn gezeigt, die an die Speicherzellen angeschlossen sind, welche die aktuellen Informationen speichern. Eine Speicherzelle, die mit einem Wert "1" beschrieben ist, erlaubt einen Stromfluß, wenn die an sie angeschlossene Wortleitung ausgewählt wird, während eine Speicherzelle, die nicht mit der Information beschrieben ist (oder mit einem Wert "0" beschrieben ist) keinen Stromfluß erlaubt, wenn die daran angeschlossene Wortleitung ausgewählt wird.
• Es sind eine Vielzahl von ROM-Zellen zum Speichern erster Signaturinformationen an die Wortleitung Wn+1 angeschlossen und es sind eine Vielzahl von ROM-Zellen zum Speichern zweiter Signaturinformationen an die Wortleitung Wn+2 angeschlossen. Bei diesem Beispiel ist ein Kurzschluß, der durch eine Markierung "x" angezeigt ist, zwischen einem Drainanschluß der ROM-Zelle und der entsprechenden Bitleitung ausgebildet, um den Wert "1" zu speichern, und eine offene Schaltung, die durch eine Markierung "o" angezeigt ist, ist zwischen dem Drainanschluß der ROM-Zelle und der entsprechenden Bitleitung ausgebildet, um den Wert "0" zu speichern. Die Werte "0" und "1" sind in die ROM-Zellen eingeschrieben, die an die Wortleitungen Wn+1 und Wn+2 angeschlossen sind, um die erste und die zweite Signaturinformation zu speichern. Das Einschreiben der Informationen, wie beispielsweise das Einschreiben der Informationen in die Speicherzellen MS, die an die Wortleitungen W0 bis Wn, angeschlossen sind, wird nicht hinsichtlich der ROM-Zellen durchgeführt, um die erste und die zweite Signaturinformation zu speichern.
• Gemäß der herkömmlichen Signaturschaltung wird die erste Signaturinformation dadurch ausgelesen, indem die Wortleitungswählsignale X0 bis Xn und Xn+2 auf niedrige Pegel gesetzt werden und das Wortleitungswählsignal Xn+1 auf einen hohen Pegel gesetzt ist und indem aufeinanderfolgend die Bitleitungen b0 bis bn ausgewählt werden. In ähnlicher Weise wird die zweite Signaturinformation dadurch ausgelesen, indem die Wortleitungswählsignale X0 bis Xn und Xn+2 auf niedrige Pegel und das Wortleitungswählsignal Xn+2 auf einen hohen Pegel gesetzt wird und indem aufeinanderfolgend die Bitleitungen b0 bis bn ausgewählt werden.
• Daher erfordert die herkömmliche Signaturschaltung eine Anzahl von Wortleitungen exklusiv für die Signaturschaltung, wobei diese Anzahl gleich ist der Zahl der Signaturinformationen, die zu speichern sind. Bei dem in Fig. 1 gezeigten Beispiel sind zwei Wortleitungen Xn+1 und Xn+2 vorgesehen, und zwar exklusiv für die Signaturschaltung, da die erste und die zweite Signaturinformation gespeichert werden muß. Demzufolge nimmt die Zahl der Wortleitungen, die exklusiv für die Signaturschaltung vorgesehen sind, mit der Zahl der Signaturinformationen, die gespeichert werden sollen, zu und es ergibt sich ein Problem dahingehend, daß ein großer Bereich durch die Wortleitungen und die darauf bezogenen Verbindungen belegt wird.
• Es sind zwei Beispiele von nichtflüchtigen Speicherschaltungen in der US-A-4 266 283 und in der EP-A- 0 116 464 gezeigt. In der letzteren ist eine Signaturschaltung offenbart.
• Es ist demzufolge eine allgemeine Aufgabe der vorliegenden Erfindung, eine neuartige und nützliche Signaturschaltung zu schaffen, bei der die oben erläuterten Probleme beseitigt sind.
• Gemäß einem ersten Aspekt der vorliegenden Erfindung wird eine nichtf lüchtige Speichervorrichtung mit einer Vielzahl von Funktionen geschaffen, die aufweist: eine Signaturschaltung zum Speichern von Signaturinformationen, die unterschiedliche Vorrichtungsfunktionen der nichtflüchtigen Speichervorrichtung anzeigen, wobei jede einzelne der Funktionen eine unterschiedliche Signatur hat, welche Signatur erforderlich ist, um auf diese Funktion zuzugreifen; erste Speicherzellen, die jeweils an eine einer Vielzahl von Wortleitungen und eine einer Vielzahl von Bitleitungen gekoppelt sind, wobei die Signaturschaltung zweite Speicherzellen umfaßt, die jeweils an die Bitleitungen angeschlossen sind, wobei die Bitleitungen in eine Vielzahl von Blöcken gruppiert sind, und wobei wengistens eine vorbestimmte Wortleitung vorgesehen ist, die exklusiv für die zweiten Speicherzellen vorgesehen ist, wobei jede der zweiten Speicherzellen mit irgendeiner der vorbestimmten Wortleitungen verbunden ist; einen Reihendecodierer, der an die Wortleitungen und an die vorbestimmte wortleitung angeschlossen ist, um eine der Wortleitungen und die vorbestimmte Wortleitung in Abhängigkeit von einem Adressensignal auszuwählen; einen Spaltendecodierer, der mit den Bitleitungen verbunden ist, um eine der Bitleitungen aus jedem Block in Abhängigkeit von dem Adressensignal auszuwählen; einen Leseverstärker zum Lesen und Verstärken der aus den ersten oder den zweiten Speicherzellen ausgelesenen Informationen; eine Wähleinrichtung, die zwischen den Leseverstärker und die Bitleitungen und den Spaltendecodierer gekoppelt ist, um einen der Blöcke auszuwählen und um selektiv die Signaturinformation von einem der Blöcke dem Leseverstärker zuzuführen, und zwar in Abhängigkeit von einem Wählsignal während eines Signaturlesemodus, bei dem die Signaturinformation aus den zweiten Speicherzellen ausgelesen wird, wobei die zweiten Speicherzellen in jedem der Blöcke verschiedene Signaturinformationen speichern, so daß die Zahl der Blöcke gleich ist der Zahl der verschiedenen Arten der Signaturinformationen, die in der Signaturschaltung gespeichert werden können und die Zahl der vorbestimmten Wortleitungen, die exklusiv für die zweiten Speicherzellen vorgesehen sind, geringer ist als die Zahl der Blöcke für die Signaturinformationen, wobei der Spaltendecodierer aufeinanderfolgend die Bitleitungen in Abhängigkeit von dem Adressensignal während des Signaturlesemodus auswählt; und
• eine Anzahl von ersten Busleitungen, die gleich ist der Anzahl von Blöcken, und eine zweite Busleitung, wobei die Wähleinrichtung Transistoren enthält, deren Ausgän ge über die zweite Busleitung an den Leseverstärker gekoppelt sind, wobei jede der ersten Busleitungen einen entsprechenden einen der Blöcke mit einem entsprechenden einen der Transistoren koppelt und wobei das Wählsignal einen der Transistoren EIN-schaltet und die verbleibenden Transistoren AUS-schaltet.
• Gemäß einem zweiten Aspekt der Erfindung wird eine nichtflüchtige Speichervorrichtung geschaffen mit einer Vielzahl von Funktionen, die aufweist: eine Signaturschaltung zum Speichern von Signaturinformationen, die verschiedene Vorrichtungsfunktionen der nichtflüchtigen Speichervorrichtung angeben, wobei jede eine der Funktionen eine verschiedene Signatur hat, welche Signatur erforderlich ist, um auf diese Funktion zuzugreifen; erste Speicherzellen, die jeweils an eine einer Vielzahl von Wortleitungen und eine einer Vielzahl von Bitleitungen gekoppelt sind, wobei die Bitleitungen in eine Vielzahl von Blöcken gruppiert sind; eine Vielzahl von ersten Busleitungen, von denen jede mit den Bitleitungen eines der Blöcke verbunden ist, wobei die Signaturschaltung zweite Speicherzellen umfaßt, die jeweils mit den ersten Busleitungen verbunden sind, wobei wenigstens eine vorbestimmte Wortleitung vorgesehen ist, die exklusiv für die zweiten Speicherzellen vorgesehen ist, jede der zweiten Speicherzellen mit irgendeiner der vorbestimmten Wortleitungen verbunden ist; einen Leseverstärker zum Lesen und Verstärken von Informationen, die aus den ersten oder zweiten Speicherzellen ausgelesen wurden; eine Wähleinrichtung mit einer Vielzahl von Transistoren, die zwischen die ersten Busleitungen und den Leseverstärker gekoppelt sind, um einen der Blöcke auszuwählen und um selektiv die Signaturinformation von einem der Blökke dem Leseverstärker in Abhängigkeit von einem Wählsignal zuzuführen, und zwar während eines Signaturlesemodus, bei dem die Signaturinformation aus den zweiten Speicherzellen ausgelesen wird, wobei die zweiten Speicherzellen in jedem der Blöcke verschiedene Signaturinformationen speichern, so daß die Zahl der Blöcke gleich ist der Zahl der verschiedenen Arten der Signaturinformationen, die in der Signaturschaltung gespeichert werden können, und die Zahl der vorbestimmten Wortleitungen, die exklusiv für die zweiten Speicherzellen vorgesehen sind, kleiner ist als die Zahl der Blöcke für die Signaturinformationen; und wobei dann, wenn die zweiten Speicherzellen des ausgewählten Blocks gelesen werden, die zwischen den ausgewählten zweiten Speicherzellen und den Leseverstärker gekoppelten Transistoren sich in einem EIN-Zustand befinden und andere Transistoren, die zwischen nicht ausgewählten zweiten Speicherzellen und den Leseverstärker gekoppelt sind, sich in einem AUS-Zustand befinden.
• Gemäß der Signaturschaltung der vorliegenden Erfindung kann die Zahl der Wortleitungen, die exklusiv für die Speicherung der Signaturinformationen erforderlich sind, minimiert werden und der durch die Signaturschaltung belegte Bereich kann minimiert werden.
• Zum besseren Verständnis der Erfindung und um zu zeigen, auf welche Weise diese wirksam umgesetzt werden kann, soll nun anhand lediglich eines Beispiels auf die beigefügten Zeichnungen eingegangen werden, in welchen:
• Fig. 1 ein Systemblockdiagramm ist, welches die allgemeine Konstruktion eines PROM's zeigt, der bei einem Beispiel einer herkömmlichen Signaturschaltung vorgesehen ist;
• Fig. 2 ein Schaltungsdiagramm ist, welches einen wesentlichen Teil des PROM's zeigt, der in Fig. 1 wiedergegeben ist;
• Fig. 3 ein Systemblockdiagramm ist, welches eine allgemeine Konstruktion eines PROM's zeigt, bei dem eine erste Ausführungsform einer Signaturschaltung nach der vorliegenden Erfindung angewandt ist;
• Fig. 4 ein Schaltungsdiagramm ist, welches eine erste Ausführungsform der Signaturschaltung nach der vorliegenden Erfindung zeigt;
• Fig. 5 ein Schaltungsdiagramm ist, welches eine Adressen-Pufferschaltung des PROM's zeigt, der in Fig. 3 gezeigt ist;
• Fig. 6 ein Systemblockdiagramm ist, welches eine allgemeine Konstruktion eines PROM's zeigt, bei dem eine zweite Ausführungsform der Signaturschaltung nach der vorliegenden Erfindung angewandt ist; und
• Fig. 7 ein Schaltungsdiagramm ist, welches eine zweite Ausführungsform der Signaturschaltung nach der vorliegenden Erfindung wiedergibt.
• Fig. 3 zeigt allgemein einen PROM, bei dem eine erste Ausführungsform einer Signaturschaltung nach der vorliegenden Erfindung angewendet werden kann. Der PROM, der in Fig. 3 gezeigt ist, enthält ein Speicherzellenarray 11,
• einen Reihendecodierer 12, einen Spaltendecodierer 13, einen Leseverstärker 14 und eine Busleitungswählschaltung 15.
• Fig. 4 zeigt einen wesentlichen Teil der ersten Ausführungsform zusammen mit damit in Beziehung stehenden Teilen des PROM's, der in Fig. 3 gezeigt ist. Es ist bei dieser Ausführungsform der Übersichtlichkeit halber angenommen, daß zwei Arten von Signaturinformationen gespeichert werden sollen. Aus diesem Grund sind die Bitleitungen b&sub0; und b&sub2;m+1 in zwei Blöcke aufgeteilt.
• Die Bitleitungen b&sub0; bis bm sind über jeweilige FETs Q&sub0; bis Qm mit einer Busleitung BUS1 verbunden, welche entsprechende Bitleitungswählsignale Y&sub0; bis Ym empfangen. Die Bitleitungen bm+1 bis b&sub2;m+1 sind über jeweilige FETs Qm+1 bis Q2m+1 mit einer Busleitung BUS2 verbunden, die die ent sprechenden Bitleitungswählsignale Y&sub0; bis Ym empfangen. Die Busleitungen BUS1 und BUS2 sind über n-Kanal-FETs Qx und Qx+1 mit dem Leseverstärker 14 verbunden und auch einer Busleitung BUS3. Die FETs Qx und Qx+1 empfangen jeweils Busleitungswählsignale Z&sub0; und Z&sub1;.
• Die Speicherzellen MS&sub0; bis MS2M+1 zum Speichern von Informationen sind an Wortleitungen W&sub0; bis Wn angeschlossen, die jeweils Wortleitungswählsignale X&sub0; bis Xn empfangen. Die ROM-Zellen SS&sub0; bis SS2m+1 zum Speichern erster und zweiter Signaturinformationen sind mit einer Wortleitung Wn+1 verbunden, die ein Wortleitungswählsignal Xn+1 empfängt. Die erste Signaturinformation wird in den ROM- Zellen SS&sub0; bis SSm gespeichert, die den Bitleitungen b&sub0; bis bm entsprechen, und die zweite Signaturinformation wird in den ROM-Zellen SSm+1 bis SS2m+1 gespeichert, die den Bitlei tungen bm+1 bis b2m+1 entsprechen.
• Wenn die erste Signaturinformation gelesen wird, wird lediglich das Wortleitungswählsignal Xn+1 von den Wortleitungswählsignalen X&sub0; bis Xn+1 auf einen hohen Pegel gesetzt, und zwar in Antwort auf ein Adressensignal, und die anderen Wortleitungswählsignale werden auf niedrige Pegel gesetzt. Zusätzlich wird lediglich das Busleitungswählsignal Z&sub0; auf einen hohen Pegel gesetzt, und zwar in Einklang mit dem Adressensignal, und es wird das andere Busleitungswählsignal Z&sub1; auf einen niedrigen Pegel gesetzt. Als Ergebnis wird der FET Qx EIN-geschaltet und es wird die erste Signaturinformation aus den ROM-Zellen SSO bis &sup5;&sup5;m ausgelesen, indem die Bitleitungen b&sub0; bis bm durch die Bitleitungswählsignale Y&sub0; bis Ym aufeinanderfolgend ausgewählt werden.
• Wenn in ähnlicher Weise die zweite Signaturinformation gelesen wird, wird lediglich das Wortleitungswählsignal Xn+1 von den Wortleitungswählsignalen X&sub0; bis Xn+1 auf den hohen Pegel in Abhängigkeit von dem Adressensignal gesetzt und die anderen Wortleitungswählsignale werden auf niedrige Pegel gesetzt. Zusätzlich wird lediglich das Busleitungswählsignal Z&sub1; auf einen hohen Pegel gesetzt, abhängig von dem Adressensignal, und das andere Busleitungswählsignal Z&sub0; wird auf einen niedrigen Pegel eingestellt. Als Ergebnis wird der FET Qx+1 EIN-geschaltet und es wird die zweite Signaturinformation aus den ROM-Zellen SSm+1 bis SS2m+1 ausgelesen, indem die Bitleitungen bm+1 bis b2m+1 durch die Bitleitungswählsignale Ym+1 bis Y2m+1 aufeinanderfolgend ausgewählt werden.
• Die Busleitungswählsignal Z&sub0; und Z&sub1; werden durch eine Adressenpufferschaltung 19 erzeugt, die in Fig. 5 gezeigt ist. Ein Signal PD, welches in einem Standby-Modus einen hohen Pegel besitzt, wird an einen Anschluß 20 angelegt und ein Adressensignal Ain zum Einstellen von einem der Busleitungswählsignale Z&sub0; und Z&sub1; auf einen hohen Pegel wird an einen Anschluß 21 während eines Speicherzugriffsmodus angelegt. Die Signale PD und Ain werden an eine NOR- Schaltung 22 angelegt und ein Ausgangssignal der NOR-Schaltung 22 wird einem Pufferteil 25 über Inverter 23 und 24 zugeführt.
• Der Pufferteil 25 enthält p-Kanal-FETs P1 bis P3 und n-Kanal-FETs N1 bis N3. Der Pufferteil 25 empfängt ein niedrigpegeliges Signal A und ein hochpegeliges Signal B in dem Speicherzugriffsmodus. Damit wird das Ausgangssignal des Inverters 24 durch einen Inverter invertiert, der aus den FETs P1 und N1 gebildet ist, und wird danach über einen Inverter 26 an einen Anschluß 27 angelegt. Andererseits wird das Ausgangssignal des Inverters des Pufferteils 25 über Inverter 28 und 29 an einen Anschluß 30 angelegt. Das Busleitungswählsignal Z&sub0; wird von dem Anschluß 27 ausgegeben und das Busleitungswählsignal Z&sub1; wird von dem Anschluß 30 ausgegeben.
• Wenn die erste Signaturinformation gelesen wird, werden beide Signale A und B auf den hohen Pegel gesetzt, um die FETs P2 und P3 AUS-zuschalten und um die FETs N2 und N3 EIN-zuschalten. Das Busleitungswählsignal Z&sub0; besitzt einen hohen Pegel und das Busleitungswählsignal Z&sub1; besitzt in diesem Fall einen niedrigen Pegel.
• Wenn die zweite Signaturinformation gelesen wird, werden beide Signale A und B auf den niedrigen Pegel gesetzt, um die FETs P2 und P3 EIN-zuschalten und um die FETs N2 und N3 AUS-zuschalten. Somit besitzt das Busleitungswählsignal Z&sub0; einen niedrigen Pegel und das Busleitungswählsignal Z&sub1; besitzt in diesem Fall einen hohen Pegel.
• Daher werden bei dieser Ausführungsform zwei Signaturinformationen in den ROM-Zellen gespeichert, die an die einzelne Wortleitung Wn+1 angeschlossen sind, und die gewünschte Signaturinformation wird durch Auswählen dieser Wortleitung Wn+1 und durch Auswählen eines Bitleitungs blocks durch die Busleitungswählsignale Z&sub0; und Z&sub1; ausgelesen. Somit ist lediglich eine Wortleitung exklusiv für die Signaturschaltung erforderlich und der durch die Signaturschaltung belegte Bereich oder Fläche kann effektiv reduziert werden.
• Natürlich ist die Zahl der Signaturinformationen, die gespeichert werden können, nicht auf zwei begrenzt und es können mehr als zwei Signaturinformationen unter Verwendung der einzelnen Wortleitungen Wn+1 gespeichert werden. Andererseits ist es auch möglich, mehr als eine Wortleitung für die Signaturschaltung vorzusehen. Mit anderen Worten besteht das wichtige Merkmal darin, eine Vielzahl von Signaturinformationen unter Verwendung einer Wortleitung abzuspeichern.
• Als nächstes folgt eine Beschreibung einer zweiten Ausführungsform der Signaturschaltung nach der vorliegenden Erfindung.
• Fig. 6 zeigt allgemein einen PROM, bei dem die zweite Ausführungsform der Signaturschaltung nach der vorliegenden Erfindung angewandt ist. In Fig. 6 sind diejenigen Teile, welche die gleichen sind wie jene entsprechenden Teile in Fig. 3, mit den gleichen Bezugszeichen versehen und eine Beschreibung derselben ist weggelassen.
• Fig. 7 zeigt einen wesentlichen Teil der zweiten Ausführungsform zusammen mit darauf bezogenen Teilen des PROM, der in Fig. 6 gezeigt ist. Bei dieser Ausführungsform sind die Bitleitungen b&sub0; bis b2m+1 in ein Paar von Sub- Blöcken aufgeteilt und es ist eine Vielzahl solcher Paare von Sub-Blöcken vorgesehen. Paare der Busleitungen BUS1a und BUS2A, ..., und BUS1X und BUS2X sind jeweils mit den Busleitungen BUS3A, ..., und BUS3X über FETs Q1a und Q2a, ... und Q1x und Q2x verbunden, die jeweils die Busleitungswählsignale Z&sub0; und Z&sub1; empfangen. Zusätzlich sind FETs T1a und T2a, ..., und T1x un& T2x jeweils mit Paaren der Busleitungen BUS1A und BUS2A, ..., und BUS1X und BUS2X als die ROM-Zellen verbunden, um die Signaturinformationen zu speichern. Die Busleitungen BUS3A bis BUS3X sind über jeweilige FETs Q3a bis Q3x mit dem Leseverstärker 14 verbunden und einer Busleitung BUS4 verbunden. Die FETs Q3a bis Q3x empfangen jeweils die Busleitungswählsignale Z&sub2; und Z&sub3;.
• Die Gateanschlüsse der FETs T1a und T2a, ..., und T1x und T2x zum Speichern der Signaturinformationen sind jeweils mit der Wortleitung Xn+1 verbunden. Die Signaturinformation wird dadurch gespeichert, indem ein Kurzschluß oder ein offener Kreis zwischen den Drainanschlüssen der FETs T1a und T2a, ..., und T1x und T2x und der entsprechenden einen der Busleitungen BUS1A und BUS2A, ..., und BUS1X und BUS2X hergestellt wird. Der Kurzschluß ist durch eine Markierung "o" angezeigt, während der offene Kreis durch eine Markierung "x" angezeigt ist. Bei dieser Ausführungsform wird die erste Signaturinformation in den FETs T1a bis T1x gespeichert, die dem Busleitungswählsignal Z&sub0; entsprechen, und die zweite Signaturinformation wird in den FETs T2a bis T2x gespeichert, die dem Busleitungswählsignal Z&sub1; entsprechen.
• Wenn die erste Signaturinformation gelesen wird, wird lediglich die Wortleitung Xn+1 auf den hohen Pegel gesetzt, und zwar abhängig von dem Adressensignal und lediglich das Busleitungswählsignal Z&sub0; wird auf den hohen Pegel gesetzt, um einen ersten Block auszuwählen. Der erste Block besteht aus einem der Sub-Blöcke von jedem der Paare der Sub-Blöcke. Damit werden die FETs Qix EIN-geschaltet und es wird die erste Signaturinformation dadurch gelesen, indem die Busleitungen BUS3A bis BUS3X durch die Busleitungswähl signale Z&sub2; und Z&sub3; aufeinanderfolgend ausgewählt werden und aufeinanderfolgend die Bitleitungen ausgewählt werden. Wenn in ähnlicher Weise die zweite Signaturinformation gelesen wird, wird lediglich die Wortleitung Xn+1 auf den hohen Pegel gesetzt, und zwar abhängig von dem Adressensignal, und lediglich das Busleitungswählsignal Z&sub1; wird auf den hohen Pegel gesetzt, um einen zweiten Block auszuwählen. Der zweite Block besteht aus dem anderen der Sub-Blöcke von jedem der Paare der Sub-Blöcke. Somit werden die FETs Qia EIN-geschaltet und es wird die zweite Signaturinformation dadurch gelesen, indem die Busleitungen BUS3A bis BUS3X durch die Busleitungswählsignale Z&sub2; und Z&sub3; sukzessive ausgewählt werden und sukzessive die Bitleitungen ausgewählt werden.
• Daher werden bei dieser Ausführungsform eine Vielzahl von Signaturinformationen in den ROM-Zellen gespeichert, die an die einzelne Wortleitung Wn+1 angeschlossen sind, und es wird die gewünschte Signaturinformation dadurch gelesen, indem diese Wortleitung Wn+1 ausgewählt wird und indem die Bitleitungsblöcke mit Hilfe der Busleitungswählsignale Z&sub0; und Z&sub1; ausgewählt werden. Somit ist lediglich eine Wortleitung exklusiv für die Signaturschaltung erforderlich und der Bereich oder Fläche, die durch die Signaturschaltung belegt wird, kann effektiv reduziert werden.
• Es ist auch möglich, mehr als eine Wortleitung für die Signaturschaltung vorzusehen. Mit anderen Worten besteht das wichtige Merkmal darin, eine Vielzahl von Signaturinformationen unter Verwendung einer Wortleitung abzuspeichern, ähnlich wie im Falle der ersten Ausführungs form.
• Zusätzlich sind die Wortleitung Xn+1 und die ROM- Zellen (T1a, T1x, usw.) zwischen dem Spaltendecodierer 13 und dem Leseverstgrker 14 in Fig. 6 vorgesehen und bilden keinen Teil des Speicherzellenarrays 11. Jedoch können die Wortleitung Xn+1 und die ROM-Zellen natürlich einen Teil des Speicherzellenarrays 11 bilden, die im Falle der ersten Ausführungsform, indem die erforderlichen Verbindungen zwischen den ROM-Zellen und dem Schaltungsteil vorgesehen werden, der zwischen dem Spaltendecodierer 13 und dem Leseverstärker 14 gelegen ist.
• Ferner ist die vorliegende Erfindung nicht auf diese Ausführungsformen beschränkt, sondern es sind verschiedene Abwandlungen und Modifikationen möglich, ohne dadurch den Rahmen der vorliegenden Erfindung zu verlassen.

Claims (6)

1. Nichtflüchtige Speichervorrichtung mit einer Vielzahl von Funktionen und mit:

einer Signaturschaltung zum Speichern von Signaturinformationen, die verschiedene Vorrichtungsfunktionen der nichtflüchtigen Speichervorrichtung angeben, wobei jede der Funktionen eine verschiedene Signatur hat, welche Signatur erforderlich ist, um auf diese Funktion zuzugreifen;

ersten Speicherzellen (MS&sub0;-MS2m+1), die jeweils an eine einer Vielzahl von Wortleitungen (X&sub0;-Xn) und an eine einer Vielzahl von Bitleitungen (b&sub0;-b2m+1) gekoppelt sind, wobei die Signaturschaltung zweite Speicherzellen (SS&sub0;- SS2m+1) umfaßt, die jeweils an die Bitleitungen angeschlos sen sind, wobei die Bitleitungen (b0-b2m+1) in eine Vielzahl von Blöcken gruppiert sind, und wobei wengistens eine vorbestimmte Wortleitung (xn+1) vorgesehen ist, die exklusiv für die zweiten Speicherzellen vorgesehen ist, wobei jede der zweiten Speicherzellen mit irgendeiner der vorbestimmten Wortleitungen verbunden ist;

einem Reihendecodierer (12), der an die Wortleitungen (X&sub0;-Xn) und an die vorbestimmte Wortleitung (Xn+1) angeschlossen ist, um eine der Wortleitungen und die vorbestimmte Wortleitung in Abhängigkeit von einem Adressensignal auszuwählen;

einem Spaltendecodierer (13), der mit den Bitleitungen (b&sub0;-b2m+1) verbunden ist, um eine der Bitleitungen aus jedem Block in Abhängigkeit von dem Adressensignal auszuwählen; einem Leseverstärker (14) zum Lesen und Verstärken der aus den ersten oder den zweiten Speicherzellen (MS&sub0;-MS2m+1, SS&sub0;-SS2m+1) ausgelesenen Informationen;

einer Wähleinrichtung (Q&sub0;-Q2m+1, Qx, Qx+1), die zwischen den Leseverstärker und die Bitleitungen und den Spaltendecodierer gekoppelt ist, um einen der Blöcke auszuwählen und um selektiv die Signaturinformation von einem der Blöcke dem Leseverstärker zuzuführen, und zwar in Abhängigkeit von einem Wählsignal während eines Signaturlesemodus, bei dem die Signaturinformation aus den zweiten Speicherzellen ausgelesen wird, wobei die zweiten Speicherzellen in jedem der Blöcke verschiedene Signaturinformationen speichern, so daß die Zahl der Blöcke gleich ist der Zahl der verschiedenen Arten der Signaturinformationen, die in der Signaturschaltung gespeichert werden können und die Zahl der vorbestimmten Wortleitungen, die exklusiv für die zweiten Speicherzellen vorgesehen sind, kleiner ist als die Zahl der Blöcke für die Signaturinformationen, wobei der Spaltendecodierer aufeinanderfolgend die Bitleitungen in Abhängigkeit von dem Adressensignal während des Signaturlesemodus auswählt; und

einer Anzahl von ersten Busleitungen (BUS1, BUS2), die gleich ist der Anzahl von Blöcken, und einer zweiten Busleitung (BUS3),

wobei die Wähleinrichtung (Q&sub0;-Q2m+1, Qx, Qx+1) Transistoren (Qx, Qx+1) enthält, deren Ausgänge über die zweite Busleitung (BUS3) an den Leseverstärker (14) gekoppelt sind, wobei jede der ersten Busleitungen (BUS1, BUS2) einen entsprechenden einen der Blöcke mit einem entsprechenden einen der Transistoren koppelt und wobei das Wählsignal einen der Transistoren EIN-schaltet und die verbleibenden Transistoren AUS-schaltet.

2. Speichervorrichtung nach Anspruch 1, bei der die vorbestimmte Wortleitung (Xn+1) und die zweiten Speicherzellen (SS&sub0;-SS2m+1) einen Teil eines Speicherzellenarrays (11) darstellen, welches durch die Wortleitungen (X&sub0;-Xn), die Bitleitungen (b&sub0;-b2m+1) und die ersten Speicherzellen (MS&sub0;-MS2m+1) gebildet ist.

3. Speichervorrichtung nach Anspruch 1 oder 2, in der ferner vorgesehen ist: eine Adressenpufferschaltung (19) zum Erzeugen des Wählsignals basierend auf einem Adressensignal und einem vorbestimmten Signal, welches einen spezifischen logischen Pegel während eines Standby-Modus der Speichervorrichtung besitzt.

4. Nichtflüchtige Speichervorrichtung mit einer Vielzahl von Funktionen und mit:

einer Signaturschaltung zum Speichern von Signaturinformationen, die verschiedene Vorrichtungsfunktionen der nichtflüchtigen Speichervorrichtung angeben, wobei jede eine der Funktionen eine verschiedene Signatur hat, welche Signatur erforderlich ist, um auf diese Funktion zuzugreifen;

ersten Speicherzellen (MS&sub0;-MS2m+1), die jeweils an eine einer Vielzahl von Wortleitungen (X&sub0;-Xn) und eine einer Vielzahl von Bitleitungen (b&sub0;-b&sub2;m+1) gekoppelt sind, wobei die Bitleitungen (b&sub0;-b2m+1) in eine Vielzahl von Blöcken gruppiert sind;

einer Vielzahl von ersten Busleitungen (BUS1A, BUS2A, BUS1X, BUS2X), von denen jede mit den Bitleitungen eines der Blöcke verbunden ist, wobei die Signaturschaltung zweite Speicherzellen (T1a, T2a, T1x, T2x) umfaßt, die jeweils mit den ersten Busleitungen (BUS1A, BUS2A, BUS1X, BUS2X) verbunden sind, wobei wenigstens eine vorbestimmte Wortlei tung (Xn+1) vorgesehen ist, die exklusiv für die zweiten Speicherzellen vorgesehen ist, wobei jede der zweiten Speicherzellen mit irgendeiner der vorbestimmten Wortleitungen verbunden ist;

einem Leseverstärker (14) zum Lesen und Verstärken von Informationen, die aus den ersten oder zweiten Speicherzellen (MS&sub0;-MS&sub2;m+1, T1a, T2a, T1x, T2x) ausgelesen wurden;

einer Wähleinrichtung mit einer Vielzahl von Transistoren (Q1a, Q2a, Q1x, Q2x, Q3a, Q3x), die zwischen die ersten Busleitungen und den Leseverstärker gekoppelt sind, um einen der Blöcke auszuwählen und um selektiv die Signaturinformation von einem der Blöcke dem Leseverstärker in Abhängigkeit von einem wählsignal zuzuführen, und zwar während eines Signaturlesemodus, bei dem die Signaturinformationen aus den zweiten Speicherzellen ausgelesen werden, wobei die zweiten Speicherzellen in jedem der Blöcke verschiedene Signaturinformationen speichern, so daß die Zahl der Blöcke gleich ist der Zahl der verschiedenen Arten der Signaturinformationen, die in der Signaturschaltung gespeichert werden können, und die Zahl der vorbestimmten Wortleitungen, die exklusiv für die zweiten Speicherzellen vorgesehen sind, kleiner ist als die Zahl der Blöcke für die Signaturinformationen;

und wobei dann, wenn die zweiten Speicherzellen des ausgewählten Blocks gelesen werden, die zwischen den ausge wählten zweiten Speicherzellen und den Leseverstärker gekoppelten Transistoren sich in einem EIN-Zustand befinden und andere Transistoren, die zwischen nicht ausgewählten zweiten Speicherzellen und den Leseverstärker gekoppelt sind, sich in einem AUS-Zustand befinden.

5. Speichervorrichtung nach Anspruch 4, bei der jeder Block in Sub-Blöcke aufteilt ist und die Bitleitungen (b&sub0;-b2m+1) in Sub-Blockgruppen entsprechend jedem Sub-Block aufgeteilt sind und bei der eine Zahl der ersten Busleitungen (BUS1A, BUS2A, BUSLX, BUS2X) gleich ist einer Zahl der Sub-Blöcke, und bei der ferner vorgesehen sind:

eine Anzahl von zweiten Busleitungen (BUS3A, BUS3X), die gleich ist der Zahl der Blöcke; und

eine dritte Busleitung (BUS4),

wobei die Transistoren der Wähleinrichtung (Q1a, Q2a, Q1x, Q2x, Q3a, Q3X) Eingänge besitzen, die jeweils an die Bitleitungen (b&sub0;-b2m+1) eines entsprechenden einen der Sub- Blöcke über die ersten Busleitungen gekoppelt sind, und wobei zweite Transistoren (Q3a, Q3x), die Eingänge besitzen, die jeweils an die Ausgänge der ersten Transistoren eines entsprechenden einen der Sub-Blockgruppen über die zweiten Busleitungen gekoppelt sind, Ausgänge haben, die über die dritte Busleitung an den Leseverstärker (14) gekoppelt sind,

wobei das Wählsignal zusammengesetzt ist aus einem ersten Wählsignal zum Einschalten von einem der ersten Transistoren jeder Sub-Blockgruppe in den EIN-Zustand und um die verbleibenden ersten Transistoren jeder Sub-Blockgruppe in den AUS-Zustand zu schalten, und einem zweiten Wählsignal, um sukzessive die zweiten Transistoren EINzuschalten.

6. Speichervorrichtung nach Anspruch 4 oder 5, bei der die vorbestimmte Wortleitung (Xn+1) und die zweiten Speicherzellen (T1a, T2a, T1x, T2x) nicht einen Teil eines Speicherzellenarrays (11) bilden, welches durch die Wortleitungen (X&sub0;-Xn), die Bitleitungen (b&sub0;-b2m+1) und die ersten Speicherzellen (MS&sub0;-MS2m+1) gebildet ist.

70 Speichervorrichtung nach irgendeinem der Ansprüche 4 bis 6, in der ferner vorgesehen ist: eine Adressenpufferschaltung (19) zum Erzeugen des Wählsignals basierend auf einem Adressensignal und einem vorbestimmten Signal, welches einen spezifischen logischen Pegel während eines Standby-Modus der Speichervorrichtung hat.