JPS59216249A - 集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は応用プログラムを記憶したＲＯＭを内蔵する集
積回路装置に関する。

〔発明の技術的背景とその問題点〕

近時、集積回路技術の発展に伴い、応用プログラムを記
憶したＲＯＭ　（リード・オンリー・メモリ）を内蔵す
る集積回路装置が開発されている。仁の種の集積回路装
置にあっては、例えば装置本体を構成するＣＰＵに対し
て上記ＲＯＭから内部的に直接その実行命令等を与える
ことができるので、その信号入出力端子数を大幅に減す
ことが可能となる。従って、回路装置の小型化や低価格
化を容易に図シ得る等の効果が奏せられる。

ところで、このような集積回路装置の機能診断は、前記
ＲＯＭ内に記憶された命令を１乃至数ステップに亘って
実行させ、その実行結果を期待値と比較することによっ
て行われる。この際、テストの為の初期状態設定やテス
ト終了状態判定等を行うテスト処理プログラムを前記Ｒ
ＯＭから与えることが行われている。然し乍ら、このよ
うな従来のテスト方式にあっては、上記テスト処理プロ
グラムと応用プログラムが同一の番地空間内にあるので
、応用プログラムを作成する場合、テスト処理プログラ
ムを十分考慮する必要が生じた。例えば、テスト処理プ
ログラムが占有している空間番地には、応用プログラム
やデータを置くことができないので、これを避けて応用
プログラムを作成することが必要となる。このことは、
応用プログラムの使用可能なアドレス空間が狭くなシ、
例えば６４にワードのアドレス空間のうちテスト処理プ
ログラムが４にワードであったとすると、応用プログラ
ムは残シの６０にワード以内で作成しなければならない
と云う問題が生じた。

〔発明の目的〕

本発明はこのような事情を考慮してなされたもので、そ
の目的とするところは、テスト処理プログラムに関係な
く、そのメモリアドレス空間を有効に利用して応用プロ
グラムを作成することができ、しかもその診断を簡易に
行い得るようにした実用性の高い集積回路装置を提供す
ることにある。

〔発明の概要〕

本発明は装置本体のアドレス空間内に応用プログラムを
記憶する為の第１のＲＯＭを設けると共に、上記アドレ
ス空間を拡張して設定されたアドレス空間にテスト処理
プログラムを記憶する為の第２のＲＯＭを設け、テスト
処理部によりテスト処理信号を発生して前記アドレス空
ＩＨＪを選択し、前記テスト処理プログラムにより前記
応用プログラムの一部を実行させるようにしたものであ
る。そして、上記側の゛アドレス空間に設けられたテス
ト処理プログラムによシ、テストの為の初期状態設定や
、その終了判定等を行わしめるようにしたものである。

〔発明の効果〕

かくして本発明によれば、テスト処理プログラムを意識
することなしに、装置本体が有するメモリアドレス空間
の全範囲を有効に使用して応用プログラムを作成するこ
とができる。その上で、テスト処理ゾログラムが記憶さ
れたアドレス空間と応用プログラムが記憶されたアドレ
ス空間とをテスト処理部によシ選択して上記テスト処理
プログラムにより前記応用プログラムの一部を実行させ
るので効率よく機能診断を行わしめることができ、実用
上絶大なる効果が奏せられる。

〔発明の実施例〕

以下、図面を参照して本発明の一実施例につき説明する
。

第１図は実施例装置の概略構成図である。装置本体であ
る演算処理部１は、アキームレータ、ゼネラルレジスタ
、ＡＬＵ　（算術論理演算ユニット）、ＲＡＭ（ランダ
ム・アクセス・メモリ）等を備えて構成される。この演
算処理部１における命令レジスタ２は、現在処理中の命
令を格納するものである。このレジスタ２にセットされ
る命令は、命令コードフィールド２ａ、分岐命令実行時
の分岐先アドレスを示すフィールド２ｂ等によって構成
され、上記命令コードフ１−ルド２ａにセットされた命
令コードはデコーダ３により解析されるようになってい
る。またこの演算処理部１には割込み制御回路４が設け
られており、種々の割込みが制御される。

しかして、上記演算処理部１に対する応用プログラムは
第１のＲＯＭ　５に記憶されている。この第１のＲＯＭ
　５は、前記演算処理部１のメモリアドレス空間に設け
られたものであって、例えば６４にワードのアドレス空
間が確保されている。これに対して第２のＲＯＭ　６は
テスト処理プログラムを記憶するもので、そのアドレス
空間ｉｄ上記６４にワードのアドレス空間を拡張してな
い範囲に設定されている。これらの第１および第２のＲ
ＯＭ　５．６のメモリアドレス空間は第２図に示す如く
関係に定められておｐ、アドレスレジスタ７によるアド
レス指定を共通に受けて該当アドレスに格納したプログ
ラム命令をそれぞれ独立に出力するようになっている。

このようにして第１および第２のＲＯＭ　５　、６から
読出されたプログラム命令が、セレクタ８を介して択一
的に選択され、前記演算処理部１の命令レジスタ２に与
えられる。尚、テスト処理プログラムは、テストを実行
するに必要な初期状態設定を行う初期状態設定プログラ
ムや、そのテストの終了状態を判定する為の終了状態判
定プログラム等を含んで構成される。

前記アドレスレジスタ７はセレクタ９を介して選択され
たアドレスデータをセットして前記第１および第２のＲ
ＯＭ　５．６をアドレス指定するものである。セレクタ
９は、後述する割込みテーブル１０に格納されたアドレ
スデータ、データ入力端子１ノを介して入力され、分岐
レジスタ１２にセントされたアドレスデータ、インクリ
メント回路１３によシ現アドレスデータを歩進してなる
アドレスデータ或いは前記命令レジスタ２のフィールド
２ｂにセットされた分岐先アドレスデータを選択するも
のである。これにより、アドレスレジスタ７には、その
命令実省に伴ってタイムシーケンスに順次アドレスガー
タがセットされる。

一方、図中１４は診断モードが設定されたとき、テスト
に関する種々の制御を行うテスト処理部である。このテ
スト処理部１４は、前記データ入力端子ＩＩから与えら
れたデータをプリセットして計数動作するストップカウ
ンタ（ＳＣＲ）　ｔ　ｓ、前記第１および第２のＲＯＭ
５゜６に与えられたメモリアドレス空間を選択制御する
フリップフロッグ１６およびオア回路１７等によって構
成される。このテスト処理部１４によって前記割込み制
御回路４の作動が制御され、また前記′セレクタ８の作
動が制御式れて、前記テスト処理プログラムに従う応用
フ０ログラムの一部が実行される。

かくしてこのように構成された集積回路装置によれば、
テスト処理ゾログラムが、アドレス空間を異にする第２
のＲＯＭ　Ｇ内に格納されるので、装置本体のメモリア
ドレス空間に設けられた第１のＲＯＭ　５の全アドレス
を有効に利用して応用プログラムを作ることができ、テ
スト処理プログラムによって制約を受けることがない。

そして、この応用プログラムの一部を前記テスト処理プ
ログラムを用いて実行させることが可能とな９、その診
断を効果的に行わしめ得る。

このテスト処理について以下に説明する。この回路装置
は、電温投入時等、クリア端子１８より与えられるクリ
ア信号を受けてリセツトされる。これにより、種々のレ
ジスタ２，７や、フリッゾフロッｆ１６等がクリアされ
る。その後、端子１９より入力されるクロック信号を受
け、所定の動作タイミングで作動する。今、この回路装
置を診断するべく、端子２０を介してテスト信号を入力
すると、この信号がオア回路１７を介してフリップフロ
ッグ１６に与えられ、同フリッノフロッゾ１６がセット
される。これによってセレクタ８が第２のＲＯＭ　Ｇ側
に切替えられ、第２のＲＯＭ　６に与えられたメモリア
ドレス空間が選択される。このとき、前記テスト信号が
割込み制御回路４に与えられ、割込みチーゾル１０が付
勢される。これによって、割込みテーブル１０から初期
状態設定プログラムの先頭アドレス（ｏｏｏｏ番地）を
選択するべくアドレスデータが出力される。その後、セ
レクタ９が付勢されて上記テーブル１ｏからのアドレス
データがアドレスレゾスタフにセットされる。

これにより、第１および第２のＲＯＭ　５　、６の先頭
番地がアクセスされ、そこに格納されたプログラム命令
がそれぞれ読出されるが、セレクタ８によってテスト処
理プログラムのプログラム命令のみが選択される。この
ようにして初期状態設定プログラムの実行が開始され、
テストに必要な初期データが演算処理部１のアキームレ
ータやゼネラルレジスタ等にそれぞれセントされる。そ
の後、このテスト処理プログラムによって、テストの対
象となる応用プログラムの先頭番地がレジスタ２の７１
−ルド２ｂにセットされ、ストップカウンタ１５にハ、
ソのプログラムの実行ステップ数がセットされる。以上
によシ、初期状態設定プログラムの実行が終了する。そ
して、この実行終了時には、前記命令レジスタ２の命令
コードンづ−ルド２ａには、テスト実行命令が与えられ
る。

しかして、テスト実行命令はデコーダ３を介してフリッ
プ７０ツブ１６をリセットし、またセレクタ９を制御し
て命令レジスタ２にセットされたアドレスデータをアド
レスレノスタフに転送する。これによシ、第１のＲＯＭ
　５に与えられたメモリアドレス空間が選択され、その
アドレス指定された応用プログラムの一部であるプログ
ラム命令が読出され、その実行がなされる。

そして、命令実行後は前記ストップカウンタ１５が歩進
され、インクリメント回路１３を介してアドレスレノス
タフにセットされたアドレスデータが歩進される。これ
によシ、次のプログラム命令が実行される。そして、こ
の応用プログラムの一部が順に実行され、その実行ステ
ップ数が前記ストップカウンタ１５に設定した値に達し
たときには、ストップカウンタ１５から停止信号が出力
される。この信号によって前記フリツプフロツプ１６が
再びセットされ、第２のＲＯＭ　６に与えられたメモリ
アドレス空間が再び選択される。そして、このときには
割込み制御回路４が駆動され、今度は割込みテーブル１
０よシ終了状態判定プログラムの先頭帯地全指定するべ
く、例えば（０８００番地）なるアドレスデータが読出
される。これによって第２のＲＯＭ　６から終了状態判
定プログラムが読出され、その実行が開始される。そし
て、この終了状態判定プログラムにより、上記応用プロ
グラムの一部の実行によってアキュムレータやゼネラル
レ・クスタ等に得られた実行結果が、その期待値と一致
しているか否かが判定される。このとき、一致結果が得
られない場合には、不良箇所が存在するとして、不良品
処分される。

また良好な一致結果が得られた場合には、次のテスト実
行の準備が開始される。即ち、割込みテーブル１０によ
ｐ１再び初期状態設定プログラムを読出すべく、アドレ
スデータが出力される。そして分岐レジスタ１２には、
次のテスト対象となる応用プログラム中のアドレスデー
タがセットされる。このようにして、前述した処理が繰
返し実行され、全てのテスト実行結果によって誤シが検
出されなかったとき、その良品としての診断結果が得ら
れる。

このように本方式によれば、アドレス空間を異にして設
けられたテスト処理グログラムを用いて、装置本体が有
するメモリアドレス空間に設けられた第１のＲＯＭ　５
に記憶してなる応用プログラムを効果的に実行させるこ
とができる。

−ｔして、テスト処理プログラムの存在に拘らず、且つ
それによって制約を受けることなしに装置本体が有する
メモリアドレス空間の全てを用いて応用プログラムを組
立てることができ、その実用的利点は極めて絶大である
。

尚、本発明は上記実施例に限定されるものではない。例
えば第２のＲＯＭ　６のアドレス空間は、そのテスト処
理プログラムに応じて定めればよい。まだテストの実行
形式も特に制約されるものではない。要するに本発明は
、その要旨を逸脱しない範囲で種々変形して実施するこ
とができる。

【図面の簡単な説明】

第１図は本発明の一実施例装置の要部概略構成図、第２
図はＲＯＭのメモリアドレス空間を模式的に示す図でろ
る０ １・・・演算処理部（装置本体）、４・・・割込み制御
回路、５，６・・・ＲＯＭ、７・・・アドレスレジスタ
、８．９・・・セレクタ、１０・・・割込みテーブル、
１４・・・テスト処理部、１５・・・ストップカウンタ
、１６・・・フリツプフロツプ。 出願人代理人　　弁理士　鈴　江　武　彦第１図 第２図

Claims (2)

【特許請求の範囲】
1. （１）装置本体と、この装置本体のメモリアドレス空間
   内に応用プログラムを記憶した第１のＲＯＭと、前記装
   置本体のメモリアドレス空間を拡張して設定されたアド
   レス空間内にテスト処理プログラムを記憶した第２のＲ
   ＯＭと、テスト処理信号により上記アドレス空間を選択
   して前記テスト処理プログラムによシ前記応用プログラ
   ムの一部を実行させるテスト処理部とを具備し、これら
   を一体的に集積してなることを特徴とする集積回路装置
   。
2. （２）　　テスト処理プログラムは、テストに必要な初
   期状態を装置本体に設定するプログラムと、上記テスト
   の終了状態を判定するプログラムとを含むものである特
   許請求の範囲第１項記載の集積回路装置。