JPH0758502B2 - Icカード - Google Patents

Icカード

Info

Publication number
JPH0758502B2
JPH0758502B2 JP16074288A JP16074288A JPH0758502B2 JP H0758502 B2 JPH0758502 B2 JP H0758502B2 JP 16074288 A JP16074288 A JP 16074288A JP 16074288 A JP16074288 A JP 16074288A JP H0758502 B2 JPH0758502 B2 JP H0758502B2
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
memory
address
rom
circuit
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16074288A
Other languages
English (en)
Other versions
JPH0212485A (en )
Inventor
健 井上
茂 古田
敦男 山口
利之 松原
宗三 藤岡
賢一 高比良
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ICカードに係り、特にICカード自身のテス
ト(製品テスト)を実行するテストプログラムとICカー
ドを使用するために各種の機能を実行する応用プログラ
ムとの双方を格納しているICカードに関するものであ
る。

〔従来の技術〕

第6図は従来のICカードの構成を示すブロック図であ
る。CPU(1)にバス(2)を介してシステムROM(3)
及び応用ROM(4)が接続されている。第7図に示すよ
うに、システムROM(3)内にはICカード自身のテスト
を行うためのテストプログラム(31)が格納され、応用
ROM(4)内にはICカードを使用する上で必要な各種の
機能を実行する応用プログラム(41)が格納されてい
る。また、システムROM(3)内には、テストプログラ
ム(31)と応用プログラム(41)とのいずれを実行する
かを判断してこれから実行するプログラムへ分岐する分
岐ルーチン(32)も格納されている。

第6図において、バス(2)にはさらに可変データを格
納するEEPROM(5)、一時的にデータを記憶するRAM
(6)及び外部機器との間でデータの入出力を行う入出
力回路(7)が接続されている。そして、第8図に示す
ようにシステムROM(3)、応用ROM(4)、EEPROM
(5)、RAM(6)及び入出力回路(7)は同一のメモ
リ空間上に配置されており、同じ形の命令で容易にこれ
ら各領域をアクセスすることができるようになってい
る。

また、システムROM(3)、応用ROM(4)、EEPROM
(5)、RAM(6)の各メモリ及び入出力回路(7)に
は、それぞれバス(2)の状態から第8図のメモリ空間
の配置に基づいてこれらメモリあるいは入出力回路
(7)を選択するための選択回路(13)、(14)、(1
5)、(16)及び(17)が接続されている。

尚、端子(P1)は正電源入力端子、(P2)は電源用接地
端子、(P3)はCPU(1)の初期化を行うリセット信号
を入力するリセット信号端子、(P4)はクロック信号を
入力するクロック端子、(P5)はI/O端子である。

このようなICカードにおいて、リセット信号端子(P3)
からリセット信号が入力されると、CPU(1)は予めシ
ステムROM(3)内の所定の番地に格納されている分岐
ルーチン(32)の実行開始番地を読み出し、この実行開
始番地から分岐ルーチン(32)の実行を開始する。分岐
ルーチン(32)では、CPU(1)は、テストプログラム
(31)の実行指令が外部機器からI/O端子(P5)に入力
されたときにはそのままテストプログラム(31)に移行
する。このテストプログラム(31)には十分なる製品テ
ストが可能となるように任意の番地をアクセスすること
のできる機能が設けられており、CPU(1)はテストプ
ログラム(31)に従って各番地をアクセスし、これによ
り製品テストが行なわれる。

一方、テストプログラム(31)の実行指令が入力されな
い場合には予め応用ROM(4)内の所定の番地に格納さ
れている応用プログラム(41)の実行開始番地を読み出
し、この実行開始番地から応用プログラム(41)の実行
を開始する。

〔発明が解決しようとする課題〕

しかしながら、上述したようにシステムROM(3)と応
用ROM(4)とが同一のメモリ空間に配置されているた
め、ICカードを通常に使用するとき、すなわち応用プロ
グラム(41)の実行時にテストプログラム(31)を読み
出し、テストプログラム(31)に入る手段を知ることが
可能となってしまう。その結果、テストプログラム(3
1)に設けられている機能を用いて任意の番地にアクセ
スすることができるようになり、不正なアクセスが行な
われる恐れがあるという問題点を有していた。

この発明はこのような問題点を解消するためになされた
もので、不正なアクセスを防止することができる安全性
の高いICカードを得ることを目的とする。

〔課題を解決するための手段〕

この発明に係るICカードは、CPUと、テストプログラム
が格納された第1のメモリと、応用プログラムが格納さ
れた第2のメモリと、前記CPUと前記第1及び第2のメ
モリとを接続するバスと、前記CPUが前記第2のメモリ
内の応用プログラムを実行したことを検出する検出手段
と、前記検出手段が前記CPUによる前記応用プログラム
の実行を検出したときには前記第1のメモリと前記バス
との接続を遮断する遮断手段とを備えたものである。

〔作用〕

この発明においては、検出手段が第2のメモリ内の応用
プログラムの実行を検出すると、遮断手段によりテスト
プログラムが格納されている第1のメモリとバスとの接
続が遮断される。

〔実施例〕

以下、この発明の実施例を添付図面に基づいて説明す
る。

第1図はこの発明の一実施例に係るICカードの構成を示
すブロック図である。このICカードはCPU(1)を有
し、CPU(1)にバス(2)を介して第1のメモリであ
るシステムROM(3)及び第2のメモリである応用ROM
(4)が接続されている。バス(2)にはさらに可変デ
ータを格納するEEPROM(5)、一時的にデータを記憶す
るRAM(6)及び外部機器との間でデータの入出力を行
う入出力回路(7)が接続されている。

システムROM(3)内にはICカード自身のテストを行う
ためのテストプログラムが格納され、応用ROM(4)内
にはICカードを使用する上で必要な各種の機能を実行す
る応用プログラムが格納されている。また、システムRO
M(3)内には、テストプログラムと応用プログラムと
のいずれを実行するかを判断してこれから実行するプロ
グラムへ分岐する分岐ルーチンも格納されている。

また、応用ROM(4)、EEPROM(5)、RAM(6)の各メ
モリ及び入出力回路(7)にはそれぞれ選択回路(1
4)、(15)、(16)及び(17)が接続されている。こ
れらの選択回路は、バス(2)の状態から上記のメモリ
あるいは入出力回路(7)を選択するためのものであ
る。

一方、システムROM(3)には遮断手段となる選択回路
(8)が接続され、さらにこの選択回路(8)に検出手
段たる検出回路(9)が接続されている。検出回路
(9)はCPU(1)が応用ROM(4)内の応用プログラム
の実行開始番地を読み出したことをバス(2)を介して
検出すると、システムROM選択禁止信号を選択回路
(8)に出力する。選択回路(8)は他の選択回路(1
4)〜(17)と同様にバス(2)の状態によりシステムR
OM(3)を選択してバス(2)との情報の伝達を可能と
させるものであるが、検出回路(9)からシステムROM
選択禁止信号が入力されるとバス(2)の状態に拘わら
ずにシステムROM(3)の選択を行わず、これによりシ
ステムROM(3)とバス(2)との接続を実質的に遮断
する。

尚、第6図の従来例と同様に、このICカードには、正電
源入力端子(P1)、電源用接地端子(P2)、リセット信
号端子(P3)、クロック端子(P4)、I/O端子(P5)が
設けられている。

次に、この実施例の動作を述べる。

まず、リセット信号端子(P3)からリセット信号が入力
されると、CPU(1)は予めシステムROM(3)内の所定
の番地に格納されている分岐ルーチンの実行開始番地を
読み出し、この実行開始番地から分岐ルーチンの実行を
開始する。

分岐ルーチンでは、始めにI/O端子(P5)の状態チェッ
クが行なわれ、製品テスト実行の指令の有無が判断され
る。その結果、製品テストを実行する旨の指令があった
ときには、この分岐ルーチンに引き続いてそのままテス
トプログラムが実行される。このテストプログラムには
十分なる製品テストが可能となるように任意の番地をア
クセスすることのできる機能が設けられており、CPU
(1)はテストプログラムに従って各番地をアクセス
し、これにより製品テストが行なわれる。

このとき、バス(2)に接続されているシステムROM
(3)、応用ROM(4)、EEPROM(5)、RAM(6)の各
メモリ及び入出力回路(7)は第2A図に示すように同一
のメモリ空間上に配置され、それぞれ選択回路(8)、
(14)、(15)、(16)及び(17)によりバス(2)の
状態に基づいて選択されるようになっている。

一方、製品テスト実行の指令が入力されない場合には、
分岐ルーチンから応用ROM(4)内の応用プログラムへ
と移行すべく、CPU(1)はバス(2)を介して予め応
用ROM(4)内の所定の番地に格納されている応用プロ
グラムの実行開始番地を読み出す。このとき、CPU
(1)が応用プログラムの実行開始番地を読み出したこ
とが検出回路(9)により検出され、検出回路(9)か
ら選択回路(8)にシステムROM選択禁止信号が出力さ
れる。これにより、選択回路(8)はバス(2)の状態
に拘わらずにシステムROM(3)を選択しないようにな
る。すなわち、システムROM(3)とバス(2)との接
続が実質的に遮断され、第2B図に示すようにメモリ空間
からシステムROM(3)が排除された状態となる。

このような状態でCPU(1)により応用プログラムが実
行される。従って、応用プログラムの実行時にこの応用
プログラムからシステムROM(3)内のテストプログラ
ムにアクセスすることは不可能となり、不正なアクセス
が防止される。

ここで、システムROM(3)及び応用ROM(4)のための
選択回路(8)及び(14)と検出回路(9)とを具体的
に構成した回路図を第3図に示す。この回路は、フリッ
プフロップ回路(18)、アンド回路(19)〜(21)、ナ
ンド回路(22)及びインバータ回路(23)〜(25)から
なり、16進数4桁(16ビット構成)の番地を有するメモ
リ空間から、指定された番地によってシステムROM
(3)あるいは応用ROM(4)の選択を制御するもので
ある。

通常時のメモリ配置図を第4A図に示す。応用ROM(4)
は4000〜7FFF番地に、システムROM(3)はC000〜FFFF
番地にそれぞれ配置される。応用ROM(4)内の応用プ
ログラムの実行開始番地を5000番地とし、この5000番地
に応用プログラムの最初の命令A9が格納されている。ま
た、実行開始番地5000が応用ROM(4)内の7FFE番地及
び7FFF番地に格納されている。この応用プログラムの実
行開始番地5000が格納された番地のうち下位の番地7FFE
がシステムROM(3)内のE001番地及びE002番地に格納
され、これらのすく下位のE000番地にあるジャンプ命令
6Cにより番地7FFE及び7FFFを介して応用プログラムの実
行開始番地5000にジャンプできるように構成されてい
る。

次に、第3図の回路の動作を第5図のタイミングチャー
ト図を参照しながら説明する。

まず、電源が入り、リセット信号がフリップフロップ回
路(18)の端子RDに入力されると、フリップフロップ回
路(18)はリセット状態となり、システムROM選択禁止
信号はLレベルとなる。従って、インバータ回路(25)
を介してアンド回路(20)にHレベルの信号が入力し、
これによりシステムROM(3)の選択が可能な状態とな
る。すなわち、メモリ配置は第4A図に示す通りとなる。

そして、バス(図示せず)を通してシステムROM(3)
の領域であるC000〜FFFF番地の中の任意の番地が指定さ
れると、この領域ではADOからAD15までの16ビットから
なる各番地の上位2ビットAD14及びAD15が共に必ずHレ
ベルとなるので、第3図におけるアンド回路(19)及び
(21)を介してシステムROM(3)にHレベルのシステ
ムROM選択信号が入力され、これによりシステムROM
(3)が選択される。

一方、応用ROM(4)の領域である4000〜7FFF番地の中
の任意の番地が指定されると、この領域では各番地の上
位2ビットAD14及びAD15がそれぞれ必ずHレベル及びL
レベルとなるので、アンド回路(19)、(21)及びイン
バータ回路(24)を介して応用ROM(4)にHレベルの
応用ROM選択信号が入力され、これにより応用ROM(4)
が選択される。

ところで、システムROM(3)内の分岐ルーチンにおい
て応用ROM(4)の応用プログラムに分岐する場合には
次ぎのようになる。まず、E000番地でジャンプ命令6Cが
読み込まれ、この命令によりE001番地及びE002番地に格
納されている番地7FFEが読まれ、さらに7FFE番地及びこ
れに続く7FFF番地に格納されている応用プログラムの実
行開始番地5000が読み込まれる。

応用ROM(4)内の領域であるこの実行開始番地5000が
読み込まれる時刻t1には、上述したように応用ROM
(4)にHレベルの応用ROM選択信号が入力されると共
に5000番地を示す最下位ビットAD0がHレベルとなるの
で、第3図のナンド回路(22)からフリップフロップ回
路(18)にLレベルの信号が入力される。これにより、
このフリップフロップ回路(18)から出力されるシステ
ムROM選択禁止信号はHレベルに反転し、以後フリップ
フロップ回路(18)に再びリセット信号が入力されるま
でシステムROM選択禁止信号のHレベルが維持される。
このため、システムROM(3)に接続されたアンド回路
(20)にはインバータ回路(25)を介してLレベルの信
号が入力し、バスの状態、特にビットAD14及びAD15のレ
ベルに拘わらずシステムROM選択信号はLレベルとなっ
てシステムROM(3)を選択することができない状態と
なる。

すなわち、システムROM(3)とバスとの接続が実質上
遮断され、第4B図に示すようにシステムROM(3)が存
在しないメモリ配置となる。

これら第3〜5図の具体例は単に一例を示したに過ぎ
ず、この発明はこの具体例に限定されるものではない。

〔発明の効果〕

以上説明したようにこの発明によれば、CPUと、テスト
プログラムが格納された第1のメモリと、応用プログラ
ムが格納された第2のメモリと、前記CPUと前記第1及
び第2のメモリとを接続するバスと、前記CPUが前記第
2のメモリ内の応用プログラムを実行したことを検出す
る検出手段と、前記検出手段が前記CPUによる前記応用
プログラムの実行を検出したときには前記第1のメモリ
を選択するためのアンド回路を無効化してバスを介する
情報の読み出し及び書き込みを禁止する遮断手段とを備
えているので、応用プログラムの実行時にテストプログ
ラムを読み出し、テストプログラムに入る手段を知るこ
とが防止され、ICカードの安全性が向上する。

【図面の簡単な説明】

第1図はこの発明の第1実施例に係るICカードの構成を
示すブロック図、第2A図は第1実施例における通常時の
メモリ配置図、第2B図は第1実施例における応用プログ
ラム実行時のメモリ配置図、第3図は第2実施例の主要
部を示す回路図、第4A図は第2実施例における通常時の
メモリ配置図、第4B図は第2実施例における応用プログ
ラム実行時のメモリ配置図、第5図は第2実施例の動作
を示すタイミングチャート図、第6図は従来のICカード
の構成を示すブロック図、第7図はシステムROMと応用R
OMとの構成を示す説明図、第8図は従来例におけるメモ
リ配置図である。 図において、(1)はCPU、(2)はバス、(3)はシ
ステムROM、(4)は応用ROM、(8)は選択回路、
(9)は検出回路である。 なお、各図中同一符号は同一または相当部分を示す。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 松原 利之 兵庫県伊丹市瑞原4丁目1番地 三菱電機 セミコンダクタソフトウェア株式会社北伊 丹事業所内 (72)発明者 井上 健 兵庫県伊丹市瑞原4丁目1番地 三菱電機 株式会社北伊丹製作所内 (72)発明者 高比良 賢一 兵庫県伊丹市瑞原4丁目1番地 三菱電機 株式会社北伊丹製作所内

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】CPUと、 テストプログラムが格納された第1のメモリと、 応用プログラムが格納された第2のメモリと、 前記CPUと前記第1及び第2のメモリとを接続するバス
    と、 前記CPUが前記第2のメモリ内の応用プログラムを実行
    したことを検出する検出手段と、 前記検出手段が前記CPUによる前記応用プログラムの実
    行を検出したときには前記第1のメモリと前記バスとの
    接続を遮断する遮断手段と を備えたことを特徴とするICカード。
  2. 【請求項2】前記遮断手段は第1のメモリに選択信号を
    出力するためのアンド回路を有し、前記検出手段が前記
    CPUによる前記応用プログラムの実行を検出したときに
    は前記アンド回路が無効化されることを特徴とする特許
    請求の範囲第1項に記載のICカード。
JP16074288A 1988-06-30 1988-06-30 Icカード Expired - Fee Related JPH0758502B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16074288A JPH0758502B2 (ja) 1988-06-30 1988-06-30 Icカード

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP16074288A JPH0758502B2 (ja) 1988-06-30 1988-06-30 Icカード
FR8812907A FR2633755B1 (fr) 1988-06-30 1988-10-03 Carte a circuit integre
DE19883833938 DE3833938C2 (ja) 1988-06-30 1988-10-05
US07278451 US5016212A (en) 1988-06-30 1988-12-01 IC card having system ROM selection inhibit

Publications (2)

Publication Number Publication Date
JPH0212485A true JPH0212485A (en) 1990-01-17
JPH0758502B2 true JPH0758502B2 (ja) 1995-06-21

Family

ID=15721474

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16074288A Expired - Fee Related JPH0758502B2 (ja) 1988-06-30 1988-06-30 Icカード

Country Status (4)

Country Link
US (1) US5016212A (ja)
JP (1) JPH0758502B2 (ja)
DE (1) DE3833938C2 (ja)
FR (1) FR2633755B1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5228139A (en) * 1988-04-19 1993-07-13 Hitachi Ltd. Semiconductor integrated circuit device with test mode for testing CPU using external signal
JPH0758503B2 (ja) * 1989-02-17 1995-06-21 三菱電機株式会社 Icカード
JP2682700B2 (ja) * 1989-05-09 1997-11-26 三菱電機株式会社 Icカード
US5202923A (en) * 1989-11-30 1993-04-13 Kabushiki Kaisha Toshiba Portable electronic device capable of registering subprograms
FR2667419A1 (fr) * 1990-10-02 1992-04-03 Gemplus Card Int Procede de debogage de programme d'application de carte a memoire et systeme de debogage.
JP2724046B2 (ja) * 1991-02-07 1998-03-09 富士写真フイルム株式会社 Icメモリカードシステム
US5276839A (en) * 1991-03-07 1994-01-04 United States Of America As Represented By The Secretary Of The Air Force System for programming EEPROM with data loaded in ROM by sending switch signal to isolate EEPROM from host system
JPH06236447A (ja) * 1993-02-09 1994-08-23 Mitsubishi Electric Corp Icカード用マイクロコンピュータ
US5410544A (en) * 1993-06-30 1995-04-25 Intel Corporation External tester control for flash memory
DE4403531A1 (de) * 1993-12-23 1995-06-29 Amphenol Tuchel Elect Elektronisches Sicherheitssystem mit Chipkarten
JP4312272B2 (ja) * 1995-10-06 2009-08-12 モトローラ・インコーポレイテッドMotorola Incorporated 内部メモリへのアクセスを制限するマイクロコントローラ
DE19711478A1 (de) * 1997-03-19 1998-10-01 Siemens Ag Integrierte Schaltung und Verfahren zum Testen der integrierten Schaltung
US6095416A (en) * 1998-02-24 2000-08-01 Privicom, Inc. Method and device for preventing unauthorized use of credit cards
WO2009006633A1 (en) * 2007-07-05 2009-01-08 Mastercard International Incorporated Method and system for simulating a proximity-based transaction device
WO2009006635A1 (en) * 2007-07-05 2009-01-08 Mastercard International Incorporated Method and system for detecting a signal generated by a proximity-based transaction device

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1561482A (en) * 1976-11-18 1980-02-20 Ibm Protection of data processing system against unauthorised programmes
US4127768A (en) * 1977-01-03 1978-11-28 Honeywell Information Systems Inc. Data processing system self-test enabling technique
US4347608A (en) * 1979-01-24 1982-08-31 Cselt Centro Studi E Laboratori Telecomunicazioni S.P.A. Self-checking system for electronic processing equipment
JPS6358735B2 (ja) * 1979-03-23 1988-11-16
US4433413A (en) * 1981-10-22 1984-02-21 Siemens Corporation Built-in apparatus and method for testing a microprocessor system
US4481627A (en) * 1981-10-30 1984-11-06 Honeywell Information Systems Inc. Embedded memory testing method and apparatus
JPS59168527A (en) * 1983-03-16 1984-09-22 Sharp Corp Power supply control system
JPS59216249A (en) * 1983-05-23 1984-12-06 Toshiba Corp Integrated circuit device
US4577273A (en) * 1983-06-06 1986-03-18 Sperry Corporation Multiple microcomputer system for digital computers
US4709137A (en) * 1984-04-16 1987-11-24 Omron Tateisi Electronics Co. IC card and financial transaction processing system using IC card
US4646298A (en) * 1984-05-01 1987-02-24 Texas Instruments Incorporated Self testing data processing system with system test master arbitration
US4633466A (en) * 1984-05-01 1986-12-30 Texas Instruments Incorporated Self testing data processing system with processor independent test program
US4703446A (en) * 1984-07-03 1987-10-27 Nec Corporation Data processing unit diagnosis control apparatus
US4650975A (en) * 1984-08-30 1987-03-17 Casio Computer Co., Ltd. IC card and an identification system thereof
JPH0670818B2 (ja) * 1984-09-07 1994-09-07 カシオ計算機株式会社 照合カード及びその認証方法
JPH0473195B2 (ja) * 1985-06-04 1992-11-20 Toppan Moore Kk
US4829169A (en) * 1985-07-01 1989-05-09 Toppan Moore Company, Inc. IC card having state marker for record access
US4853850A (en) * 1985-09-10 1989-08-01 Krass Jr James E Vehicle computer diagnostic interface apparatus
JPS6295689A (en) * 1985-10-22 1987-05-02 Casio Comput Co Ltd Ic card system
JP2664137B2 (ja) * 1985-10-29 1997-10-15 凸版印刷株式会社 Icカード
JPH0756636B2 (ja) * 1985-12-11 1995-06-14 株式会社日立製作所 データ処理方法
JPH0682405B2 (ja) * 1986-01-14 1994-10-19 カシオ計算機株式会社 テストプログラム起動方式
US4726024A (en) * 1986-03-31 1988-02-16 Mieczyslaw Mirowski Fail safe architecture for a computer system
JPS62251963A (en) * 1986-04-25 1987-11-02 Casio Comput Co Ltd Certificating system for ic card
US4804825A (en) * 1986-06-17 1989-02-14 Casio Computer Co., Ltd. I C card system
DE3743639C2 (ja) * 1986-12-24 1991-06-13 Mitsubishi Denki K.K., Tokio/Tokyo, Jp
US4839895A (en) * 1987-01-07 1989-06-13 Nec Corporation Early failure detection system for multiprocessor system

Also Published As

Publication number Publication date Type
FR2633755A1 (fr) 1990-01-05 application
DE3833938A1 (de) 1990-01-04 application
FR2633755B1 (fr) 1993-05-21 grant
JPH0212485A (en) 1990-01-17 application
US5016212A (en) 1991-05-14 grant
DE3833938C2 (ja) 1991-01-10 grant

Similar Documents

Publication Publication Date Title
US5274781A (en) Programmable controller module identification by interconnecting the input and output ports of a module in a predefined manner
US4338660A (en) Relational break signal generating device
US5426763A (en) Memory cartridge including a key detector for inhibiting memory access and preventing undesirable write operations
US4680733A (en) Device for serializing/deserializing bit configurations of variable length
US4751703A (en) Method for storing the control code of a processor allowing effective code modification and addressing circuit therefor
US4791603A (en) Dynamically reconfigurable array logic
US6034889A (en) Electrically erasable and programmable non-volatile memory having a protectable zone and an electronic system including the memory
US5530857A (en) Automated shop floor control system and method of operation thereof
US4623961A (en) Programmable controller having automatic contact line solving
US4683532A (en) Real-time software monitor and write protect controller
US4500993A (en) In-circuit digital tester for testing microprocessor boards
US5500949A (en) Microprocessor system for inhibiting access to memory by checking specific address and specific codes
US5826007A (en) Memory data protection circuit
US5274765A (en) Multifunctional coupler for connecting a central processing unit of a computer to one or more peripheral devices
US4513389A (en) ROM security circuit
US5218525A (en) Method and apparatus for partially running a sequence program for debugging thereof
US5963980A (en) Microprocessor-based memory card that limits memory accesses by application programs and method of operation
US5025364A (en) Microprocessor emulation system with memory mapping using variable definition and addressing of memory space
US4713759A (en) Memory bank switching apparatus
US4675813A (en) Program assignable I/O addresses for a computer
US5991858A (en) Multi-user data processing system with storage protection
US5894550A (en) Method of implementing a secure program in a microprocessor card, and a microprocessor card including a secure program
US5519649A (en) Micro-processor having rapid condition comparison function
US4796235A (en) Write protect mechanism for non-volatile memory
US5465341A (en) Verifiable security circuitry for preventing unauthorized access to programmed read only memory

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees