DE3833938C2 - - Google Patents
Info
- Publication number
- DE3833938C2 DE3833938C2 DE3833938A DE3833938A DE3833938C2 DE 3833938 C2 DE3833938 C2 DE 3833938C2 DE 3833938 A DE3833938 A DE 3833938A DE 3833938 A DE3833938 A DE 3833938A DE 3833938 C2 DE3833938 C2 DE 3833938C2
- Authority
- DE
- Germany
- Prior art keywords
- program
- rom
- cpu
- application program
- application
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015654 memory Effects 0.000 claims description 32
- 230000004913 activation Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 13
- 238000012360 testing method Methods 0.000 description 10
- 230000006870 function Effects 0.000 description 6
- 238000012545 processing Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Description
Die Erfindung betrifft eine IC-Karte, umfassend eine
CPU, einen ersten Speicher, in welchem ein Testprogramm
gespeichert ist, einen zweiten Speicher, in welchem
ein Anwendungsprogramm gespeichert ist, und einen Bus,
der die CPU und die beiden Speicher miteinander verbindet.
Derartige IC-Karten sind beispielsweise aus der
US-PS 46 97 072 bekannt und dem Fachmann generell
geläufig. Bei herkömmlichen IC-Karten dieser Art ist
es für die Praxis erforderlich, ein Testprogramm in der
IC-Karte zu haben. Das Testprogramm wird im allgemeinen
vom Hersteller des Mikrocomputers erstellt, während das
Anwendungsprogramm zur Durchführung von verschiedenen
Funktionen der IC-Karte von dem Designer des Kartensystems
erstellt wird.
Fig. 6 zeigt im Blockdiagramm den Aufbau einer herkömmlichen
IC-Karte. In der dargestellten Weise ist eine Zentraleinheit
oder CPU 1 sowohl an einen System-ROM 3 als auch an einen
Anwendungs-ROM 4 über einen Bus 2 angeschlossen. Wie in Fig. 7
dargestellt, speichert der System-ROM 3 ein Testprogramm 31
zur Durchführung eines Tests auf der IC-Karte selbst,
und der Anwendungs-ROM 4 speichert ein Anwendungs
programm 41 zur Durchführung von verschiedenen Funktionen, die
im Gebrauch der IC-Karte erforderlich sind. Der System-ROM 3
speichert weiterhin eine Verzweigungsroutine 32, um zuerst
festzustellen, ob das Testprogramm 31 oder das Anwendungs
programm 41 auszuführen sind, und um dann eine Verzweigung
zu dem auszuführenden Programm vorzunehmen.
Wie aus Fig. 6 ersichtlich, sind bei einer solchen IC-Karte
ein elektrisch löschbarer programmierbarer Festwertspeicher
oder EEPROM 5 zum Speichern von variablen Daten, ein RAM 6
zum vorübergehenden Speichern von Daten sowie eine Eingabe/
Ausgabe-Schaltung 7 zur Durchführung einer Datenübertragung
mit externen Geräten an den Bus 2 angeschlossen.
Wie in Fig. 8 dargestellt, sind der System-ROM 3, der An
wendungs-ROM 4, der EEPROM 5, der RAM 6 und die Eingabe/
Ausgabe-Schaltung 7 in demselben Speicherbereich angeordnet.
Es ist somit in einfacher Weise möglich, Zugriff zu einem
gewünschten Bereich der jeweiligen Speicher mit der gleichen
Art von Befehl zu erhalten.
Außerdem sind der System-ROM 3, der Anwendungs-ROM 4, der
EEPROM 5, der RAM 6 und die Eingabe/Ausgabe-Schaltung 7 an
entsprechende Wählschaltungen 13, 14, 15, 16 und 17 angeschlossen,
um die entsprechenden Speicher und die Eingabe/Ausgabe-Schaltung
7 auf der Basis der Anordnung des Speicherraumes gemäß Fig. 8
und in Abhängigkeit von dem Zustand des Bus 2 zu wählen.
In Fig. 6 ist ein Anschluß P1 ein positiver Anschluß einer
Stromversorgung; ein Anschluß P2 ist ein Erdanschluß
einer Stromversorgung; ein Anschluß P3 ist ein Rücksetzsignal
anschluß zum Empfang eines Rücksetzsignals, das die CPU 1
initialisiert; der Anschluß P4 ist ein Taktanschluß, der
ein Taktsignal erhält; und der Anschluß P5 ist ein Eingabe/
Ausgabe-Anschluß.
Eine solche IC-Karte arbeitet folgendermaßen. Wenn ein
Rücksetzsignal über den Rücksetzsignalanschluß P3 der IC-Karte
eingegeben wird, liest die CPU 1 eine Routinestartadresse,
bei der die Ausführung der Verzweigungsroutine 32 eingeleitet
wird, wobei die Routinestartadresse vorher in dem System-ROM 3
an einer vorgegebenen Adresse gespeichert wird. Die CPU 1
startet die Ausführung der Verzweigungsroutine bei dieser
Routinestartadresse.
Wenn ein Befehl zur Ausführung des Testprogramms 31 von einem
nicht dargestellten externen Gerät am Eingabe/Ausgabe-Anschluß
P5 während der Ausführung der Verzweigungsroutine 32 eingegeben
wird, so sorgt die CPU 1 dafür, daß die Verarbeitung von der
Verzweigungsroutine 32 zum anschließenden Testprogramm 31
weitergeht. Das Testprogramm 31 ist mit einer Funktion ver
sehen, um Zugriff zu einer willkürlichen Adresse zu erhalten,
um einen zufriedenstellenden Produkttest zu ermöglichen.
Die CPU 1 nimmt Zugriff zu einzelnen Adressen in Abhängigkeit
von dem Testprogramm 31, um dadurch einen Produkttest durch
zuführen.
Wenn andererseits kein Befehl zur Ausführung des Testprogramms
31 eingegeben wird, liest die CPU 1 eine Programmstartadresse
aus, bei der die Ausführung des Anwendungsprogrammes 41 einge
leitet wird, wobei die Programmstartadresse vorher in dem
Anwendungs-ROM 4 an einer vorgegebenen Adresse gespeichert
worden ist. Die CPU 1 leitet die Ausführung des Anwendungs
programmes 41 bei dieser Programmstartadresse ein.
Da jedoch der System-ROM 3 und der Anwendungs-ROM 4 in der
oben erwähnten Weise in einem identischen Speicherraum ange
ordnet sind, kann die CPU 1, wenn die IC-Karte in ihrer normalen
Speicheranordnung verwendet wird, also während der Ausführung
des Anwendungsprogrammes 41, das Testprogramm 31 auslesen und
eine Prozedur finden, um das Testprogramm 31 einzugeben.
Dies führt zu dem Problem, daß die CPU 1 Zugriff zu einer
willkürlichen Adresse nehmen kann, indem sie eine Funktion
verwendet, die in dem Testprogramm 31 vorgesehen ist, so daß
ein nicht korrekter Zugriff erfolgt.
Aufgabe der Erfindung ist es daher, eine IC-Karte anzugeben,
mit der zuverlässig verhindert werden kann, daß das Auftreten
eines nicht korrekten Zugriffes verhindert wird, so daß ein
sicherer Betrieb gewährleistet ist.
Die erfindungsgemäße Lösung besteht darin, eine IC-Karte
der eingangs genannten Art so auszubilden, daß sie eine
Abtasteinrichtung zur Überprüfung, ob die CPU das in dem
zweiten Speicher gespeicherte Anwendungsprogramm aktiviert
hat, und eine Trenneinrichtung aufweist, die so ausgelegt
ist, daß sie die Verbindung zwischen dem ersten Speicher und
dem Bus unterbricht, wenn die Abtasteinrichtung festgestellt
hat, daß die CPU das Anwendungsprogramm aktiviert hat.
In Weiterbildung der erfindungsgemäßen IC-Karte ist vor
gesehen, daß die Abtasteinrichtung die Aktivierung des An
wendungsprogrammes auf der Basis des Wertes einer Adresse
feststellt, die von der CPU über den Bus spezifiert wird.
In Weiterbildung der erfindungsgemäßen IC-Karte ist vor
gesehen, daß im zweiten Speicher die Programmstartadresse des
Anwendungsprogrammes gespeichert ist und daß die Abtastein
richtung die Aktivierung des Anwendungsprogrammes auf der
Basis des Umstandes feststellt, daß die CPU die Programm
startadresse des Anwendungsprogrammes über den Bus vorgegeben
hat.
Die Erfindung wird nachstehend anhand der Beschreibung
von Ausführungsbeispielen und unter Bezugnahme auf die
Zeichnungen näher erläutert. Die Zeichnungen
zeigen in
Fig. 1 ein Blockdiagramm zur Erläuterung des Aufbaus
einer IC-Karte gemäß einer ersten Ausführungs
form der Erfindung;
Fig. 2A ein Diagramm zur Erläuterung einer normalen
Speicheranordnung gemäß der ersten Aus
führungsform;
Fig. 2B ein Diagramm zur Erläuterung einer Speicher
anordnung für die Ausführung eines Anwendungs
programmes gemäß der ersten Ausführungsform;
Fig. 3 ein Schaltbild zur Erläuterung des wesentlichen
Bereiches einer zweiten Ausführungsform gemäß
der Erfindung;
Fig. 4A ein Diagramm zur Erläuterung einer normalen
Speicheranordnung gemäß der zweiten Ausführungs
form;
Fig. 4B ein Diagramm zur Erläuterung einer Speicher
anordnung zur Ausführung eines Anwendungs
programmes gemäß der zweiten Ausführungsform;
Fig. 5 ein Zeitablaufdiagramm zur Erläuterung der
Wirkungsweise der zweiten Ausführungsform;
Fig. 6 ein Blockdiagramm zur Erläuterung des Aufbaus
einer herkömmlichen IC-Karte;
Fig. 7 ein Blockdiagramm zur Erläuterung des Aufbaus
von System-ROM und Anwendungs-ROM; und in
Fig. 8 ein Diagramm zur Erläuterung einer Speicher
anordnung bei der herkömmlichen IC-Karte.
Eine erste Ausführungsform der Erfindung wird nachstehend zunächst unter Bezugnahme auf
Fig. 1 erläutert, wobei gleiche Bauelemente und Komponenten
durchgehend mit gleichen Bezugszeichen wie vorher bezeichnet
sind.
Fig. 1 zeigt ein Blockdiagramm zur Erläuterung des Aufbaus
einer IC-Karte gemäß einer ersten Ausführungsform. Die
IC-Karte umfaßt eine CPU 1, einen System-ROM 3, der als erster
Speicher dient, und einen Anwendungs-ROM 4, der als zweiter
Speicher dient, wobei diese beiden Speicher über einen Bus 2
an die CPU 1 angeschlossen sind. Außerdem sind ein EEPROM 5
zur Speicherung von variablen Daten, ein RAM 6 zum vorüber
gehenden Speichern von Daten und eine Eingabe/Ausgabe-Schaltung
7 zur Durchführung einer Datenübertragung mit nicht dargestellten
externen Geräten an den Bus 2 angeschlossen.
Der System-ROM 3 speichert ein Testprogramm zur Durchführung
eines Tests auf der IC-Karte selbst, und der Anwendungs-ROM 4
speichert ein Anwendungsprogramm zur Durchführung von ver
schiedenen Funktionen, die im Betrieb der IC-Karte erforder
lich sind. Der System-ROM 3 speichert außerdem eine Ver
zweigungsroutine, um zuerst festzustellen, ob das Testprogramm
oder das Anwendungsprogramm auszuführen ist, und um dann die
Verzweigung zu dem auszuführenden Programm vorzunehmen.
Wählschaltungen 14, 15, 16 und 17 sind an den Anwendungs-ROM 4,
den EEPROM 5, den RAM 6 bzw. die Eingabe/Ausgabe-Schaltung 7
angeschlossen. Die Wählschaltungen 14, 15, 16 und 17 dienen
dazu, die entsprechenden Speicher 4, 5 und 6 oder die Eingabe/
Ausgabe-Schaltung 7 gemäß dem Zustand vom Bus 2 zu wählen.
Eine Wählschaltung 8, die als Trenneinrichtung dient, ist
an den System-ROM 3 angeschlossen, und eine Abtastschaltung 9,
die als Prüfeinrichtung dient, ist an die Wählschaltung 8 ange
schlossen. Wenn die Abtastschaltung 9 über den Bus den Umstand
feststellt, daß die CPU 1 die Programmstartadresse des An
wendungsprogrammes in dem Anwendungs-ROM 4 ausgelesen hat,
so gibt die Abtastschaltung 9 ein System-ROM-Sperrsignal an
die Wählschaltung 8.
Wie die anderen Wählschaltungen 14 bis 17 wählt die Wähl
schaltung 8 den System-ROM 3 auf der Basis des Zustands vom
Bus 2, um eine Datenübertragung mit dem Bus 2 zu ermöglichen.
Wenn das System-ROM-Sperrsignal von der Abtastschaltung 9 in
die Wählschaltung 8 eingegeben wird, wird die Wählschaltung 8
daran gehindert, den System-ROM 3 zu wählen, und zwar unab
hängig vom Zustand des Bus 2, und sie unterbricht im wesentlichen
die Verbindung zwischen dem System-ROM 3 und dem Bus 2.
Wie bei der herkömmlichen Ausführungsform der IC-Karte gemäß
Fig. 6 ist die IC-Karte gemäß der Erfindung ebenfalls mit
einem positiven Anschluß P1 einer Stromversorgung, einem
Erdanschluß P2 einer Stromversorgung, einem Rücksetzsignal
anschluß P3, einem Taktsignalanschluß P4 und einem Eingabe/
Ausgabe-Anschluß P5 ausgestattet.
Die Wirkungsweise der ersten Ausführungsform gemäß der
Erfindung wird nachstehend näher erläutert:
Wenn ein Rücksetzsignal an den Rücksetzsignalanschluß P3
angelegt wird, liest die CPU 1 die Routinestartadresse der
Verzweigungsroutine aus, die an einer vorgegebenen Adresse
in dem System-ROM 3 gespeichert ist, und leitet die Ausführung
der Verzweigungsroutine bei der Routinestartadresse ein.
In der Verzweigungsroutine wird der Zustand des Eingabe/Aus
gabe-Anschlusses P5 zuerst untersucht, um die Anwesenheit oder
Abwesenheit eines Befehls zur Ausführung eines Produkttestes
festzustellen. Wenn der Befehl zur Ausführung des Produkttestes
festgestellt wird, wird das Testprogramm im Anschluß an die Ver
zweigungsroutine ausgeführt. Dieses Testprogramm ist mit
einer Funktion versehen, um Zugriff zu einer willkürlichen
Adresse zu nehmen, um einen zufriedenstellenden Produkttest
auszuführen. Die CPU 1 nimmt Zugriff zu einzelnen Adressen
in Abhängigkeit von dem Testprogramm und führt den Produkt
test durch.
Während dieser Zeit sind der System-ROM 3, der Anwendungs-ROM 4,
der EEPROM 5 und der RAM 6 sowie die Eingabe/Ausgabe-Schaltung
7, die an den Bus 2 angeschlossen sind, in dem gleichen Speicher
raum angeordnet, wie es Fig. 2A zeigt, und diese Speicher 3,
4, 5 und 6 sowie die Eingabe/Ausgabe-Schaltung 7 können von
den entsprechenden Wählschaltungen 8, 14, 15, 16 und 17 auf
der Basis des Zustands vom Bus 2 angewählt werden.
Wenn andererseits der Befehl zum Ausführen des Produkttestes
nicht eingegeben wird, liest die CPU 1 die Programmstart
adresse des Anwendungsprogrammes aus, das an einer vorgegebenen
Adresse in dem Anwendungs-ROM 4 gespeichert ist, um dafür
zu sorgen, daß die Verarbeitung und der Programmablauf von
der Verzweigungsroutine zum Anwendungsprogramm in dem An
wendungs-ROM 4 weitergeht.
Zu diesem Zeitpunkt stellt die Abtastschaltung 9 die Tatsache
fest, daß die CPU 1 die Programmstartadresse des Anwendungs
programmes ausgelesen hat, so daß das System-ROM-Sperrsignal
von der Abtastschaltung 9 an die Wählschaltung 8 gegeben wird.
Somit ist die Wählschaltung 8 daran gehindert, den System-ROM 3
zu wählen, und zwar unabhängig vom Zustand des Bus 2. Mit
anderen Worten, die Verbindung zwischen dem System-ROM 3 und
dem Bus 2 wird im wesentlichen unterbrochen, und in der in
Fig. 2B dargestellten Weise ist der System-ROM 3 vom Speicher
bereich ausgeschlossen.
In einem solchen Zustand führt die CPU 1 das Anwendungsprogramm
durch. Dementsprechend wird es unmöglich, von dem Anwendungs
programm zum Testprogramm in dem System-ROM 3 Zugriff zu nehmen,
so daß ein nicht-korrekter Zugriff verhindert wird.
Fig. 3 zeigt ein Schaltbild zur Erläuterung eines konkreten
Aufbaus der Abtastschaltung 9 und der Wählschaltungen 8 und 14,
die dem System-ROM 3 bzw. dem Anwendungs-ROM 4 zugeordnet sind.
Die dargestellte Schaltung besteht aus einer Flip-Flop-Schaltung
18, AND-Schaltungen 19, 20 und 21, einer NAND-Schaltung 22 sowie
Invertern 23, 24 und 25. Die Schaltung gemäß Fig. 3 sorgt für
die Steuerung und Kontrolle über die Wahl zwischen dem System-
ROM 3 und dem Anwendungs-ROM 4 in Abhängigkeit von einer
speziellen Adresse in dem Speicherbereich, der Adressen von
vierstelligen hexadezimalen Zahlen (16-Bit-Aufbau) hat.
Fig. 4A zeigt eine Speicheranordnung, die normalerweise ge
wählt wird. In der normalen Speicheranordnung ist der An
wendungs-ROM 4 in einem Bereich angeordnet, der von Adressen
4000 bis 7FFF gebildet wird, und der System-ROM 3 ist in
einem Bereich angeordnet, der von Adressen C000 bis FFFF
gebildet wird. Die Programmstartadresse des Anwendungsprogrammes
in dem Anwendungs-ROM 4 ist 5000, und ein Anfangsbefehl A9
in dem Anwendungsprogramm ist an der Adresse 5000 gespeichert.
Außerdem ist die Programmstartadresse 5000 an den Adressen
7FFE und 7FFF im Anwendungs-ROM 4 gespeichert. Von diesen
Adressen, bei denen die Programmstartadresse 5000 des
Anwendungsprogrammes gespeichert ist, ist die untere Adresse
7FFE bei Adressen E001 und E002 in dem System-ROM 3 gespeichert.
Ein Sprungbefehl 6C, gespeichert an der Adresse E000, die
an die Adresse E001 in Richtung nach unten anschließt, er
möglicht es, daß die Verarbeitung von den Adressen 7FFE und
7FFF zur Programmstartadresse 5000 des Anwendungsprogrammes
springt.
Die Wirkungsweise der Schaltung gemäß Fig. 3 wird nachstehend
unter Bezugnahme auf das Zeitablaufdiagramm in Fig. 5 näher
erläutert.
Wenn die Stromversorgung eingeschaltet und ein Rücksetzsignal
an den Anschluß RD der Flip-Flop-Schaltung 18 angelegt wird,
wird die Flip-Flop-Schaltung 18 zurückgesetzt, und das System-
ROM-Sperrsignal geht auf niedrigen Pegel. Somit wird ein
Signal mit hohem Pegel über den Inverter 25 an die AND-Schaltung
20 angelegt. Somit wird die Speicheranordnung gebildet, die
in Fig. 4A dargestellt ist.
Wenn eine willkürliche Adresse unter den Adressen C000 bis
FFFF spezifiziert wird, welche den Bereich des System-ROM 3
bilden, wird ein System-ROM-Wählsignal mit hohem Pegel über die
AND-Schaltungen 19 und 20 an den System-ROM 3 angelegt, da die
beiden Bits AD14 und AD15 an höchster Stelle jeder 16-Bit-
Adresse, die AD0 (Bit an niedrigster Stelle) bis AD15 (Bit
an höchster Stelle) enthält, notwendigerweise auf hohen Pegeln
liegen. Somit wird der System-ROM 3 gewählt.
Wenn andererseits eine willkürliche Adresse aus den Adressen
4000 bis 7FFF spezifiziert wird, welche den Bereich des
Anwendungs-ROM 4 bilden, so wird ein Anwendungs-ROM-Wählsignal
mit hohem Pegel über die AND-Schaltungen 19 und 21 sowie den
Inverter 24 an den Anwendungs-ROM 4 angelegt, da die beiden
Bits AD14 und AD15 an höchster Stelle jeder Adresse in diesem
Bereich notwendigerweise auf dem hohen Pegel bzw. dem niedrigen
Pegel liegen. Somit wird der Anwendungs-ROM 4 gewählt.
In der Verzweigungsroutine, die in dem System-ROM 3 gespeichert
ist, wird die Verzweigung zum Anwendungsprogramm in dem
Anwendungs-ROM 4 folgendermaßen durchgeführt. Zunächst wird
der Sprungbefehl 6C an der Adresse E000 gelesen, dann wird
die Adresse 7FFE, die an den Adressen E001 und E002 gespeichert
ist, in Abhängigkeit von dem Sprungbefehl 6C gelesen, und
dann wird die Programmstartadresse 5000 des Anwendungsprogrammes,
die an der Adresse 7FFE und der folgenden Adresse 7FFF gespeichert
ist, ausgelesen.
Zum Zeitpunkt t1, an dem die Programmstartadresse 5000 des
Anwendungs-ROM 4 gelesen wird, die in dem Bereich des An
wendungs-ROM 4 gespeichert ist, wird ein Signal mit niedrigem
Pegel in der in Fig. 3 dargestellten Weise von der NAND-Schaltung
22 an die Flip-Flop-Schaltung 18 angelegt, da das Anwendungs-
ROM-Wählsignal mit hohem Pegel an den Anwendungs-ROM 4 angelegt
wird und das Bit AD0 der niedrigsten Stelle, welches die
Adresse 5000 bezeichnet, auf hohem Pegel liegt.
Somit wird das System-ROM-Sperrsignal, das von der Flip-Flop-
Schaltung 18 abgegeben wird, auf hohem Pegel invertiert, und
anschließend wird das System-ROM-Sperrsignal auf dem hohen
Pegel gehalten, bis wieder ein Rücksetzsignal an die Flip-Flop-
Schaltung 18 angelegt wird.
Dementsprechend wird das Signal mit niedrigem Pegel über den
Inverter 25 an die AND-Schaltung 20 angelegt, die an den
System-ROM 3 angeschlossen ist, und das System-ROM-Wählsignal
wird - unabhängig vom Zustand des Bus 2 - auf niedrigem
Pegel gehalten, insbesondere die Pegel der Bits AD14 und AD15,
so daß es unmöglich wird, den System-ROM 3 zu wählen.
Mit anderen Worten, die Verbindung zwischen dem System-ROM 3
und dem Bus 2 wird unterbrochen, so daß die Speicheranordnung
gemäß Fig. 4B gebildet wird, welche den System-ROM 3 ausschließt.
Selbstverständlich sind die beiden Ausführungsformen gemäß
Fig. 1 bis 5 lediglich beispielhaft zu verstehen, wobei zahl
reiche konstruktive Abwandlungen getroffen werden können.
Claims (4)
1. IC-Karte, umfassend
- - eine CPU (1),
- - einen ersten Speicher (3), in welchem ein Testprogramm (31) gespeichert ist,
- - einen zweiten Speicher (4), in welchem ein Anwendungspro gramm (41) gespeichert ist, und
- - einen Bus (2), der die CPU (1) und die beiden Speicher (3, 4) miteinander verbindet,
gekennzeichnet durch
- - eine Abtasteinrichtung (9) zur Überprüfung, ob die CPU (1) das in dem zweiten Speicher (4) gespeicherte Anwendungspro gramm (41) aktiviert hat, und
- - eine Trenneinrichtung (8), die so ausgelegt ist, daß sie die Verbindung zwischen dem ersten Speicher (3) und dem Bus (2) unterbricht, wenn die Abtasteinrichtung (9) fest gestellt hat, daß die CPU (1) das Anwendungsprogramm (41) aktiviert hat.
2. IC-Karte nach Anspruch 1,
dadurch gekennzeichnet,
daß die Abtasteinrichtung (9) die Aktivierung des Anwen
dungsprogrammes (41) auf der Basis des Wertes einer Adresse
feststellt, die von der CPU (1) über den Bus (2) spezifi
ziert wird.
3. IC-Karte nach Anspruch 1 oder 2,
dadurch gekennzeichnet,
daß im zweiten Speicher (4) die Programmstartadresse (5000)
des Anwendungsprogrammes (41) speichert und daß die
Abtasteinrichtung (9) die Aktivierung des Anwendungspro
grammes (41) auf der Basis des Umstandes feststellt, daß
die CPU (1) die Programmstartadresse (5000) des Anwendungs
programmes (41) über den Bus (2) vorgegeben hat.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63160742A JPH0758502B2 (ja) | 1988-06-30 | 1988-06-30 | Icカード |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3833938A1 DE3833938A1 (de) | 1990-01-04 |
DE3833938C2 true DE3833938C2 (de) | 1991-01-10 |
Family
ID=15721474
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3833938A Granted DE3833938A1 (de) | 1988-06-30 | 1988-10-05 | Ic-karte |
Country Status (4)
Country | Link |
---|---|
US (1) | US5016212A (de) |
JP (1) | JPH0758502B2 (de) |
DE (1) | DE3833938A1 (de) |
FR (1) | FR2633755B1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19711478A1 (de) * | 1997-03-19 | 1998-10-01 | Siemens Ag | Integrierte Schaltung und Verfahren zum Testen der integrierten Schaltung |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5228139A (en) * | 1988-04-19 | 1993-07-13 | Hitachi Ltd. | Semiconductor integrated circuit device with test mode for testing CPU using external signal |
JPH0758503B2 (ja) * | 1989-02-17 | 1995-06-21 | 三菱電機株式会社 | Icカード |
JP2682700B2 (ja) * | 1989-05-09 | 1997-11-26 | 三菱電機株式会社 | Icカード |
US5202923A (en) * | 1989-11-30 | 1993-04-13 | Kabushiki Kaisha Toshiba | Portable electronic device capable of registering subprograms |
FR2667419A1 (fr) * | 1990-10-02 | 1992-04-03 | Gemplus Card Int | Procede de debogage de programme d'application de carte a memoire et systeme de debogage. |
JP2724046B2 (ja) * | 1991-02-07 | 1998-03-09 | 富士写真フイルム株式会社 | Icメモリカードシステム |
US5276839A (en) * | 1991-03-07 | 1994-01-04 | United States Of America As Represented By The Secretary Of The Air Force | System for programming EEPROM with data loaded in ROM by sending switch signal to isolate EEPROM from host system |
JPH06236447A (ja) * | 1993-02-09 | 1994-08-23 | Mitsubishi Electric Corp | Icカード用マイクロコンピュータ |
US5410544A (en) * | 1993-06-30 | 1995-04-25 | Intel Corporation | External tester control for flash memory |
DE4403531A1 (de) * | 1993-12-23 | 1995-06-29 | Amphenol Tuchel Elect | Elektronisches Sicherheitssystem mit Chipkarten |
JP4312272B2 (ja) * | 1995-10-06 | 2009-08-12 | モトローラ・インコーポレイテッド | 内部メモリへのアクセスを制限するマイクロコントローラ |
US6095416A (en) * | 1998-02-24 | 2000-08-01 | Privicom, Inc. | Method and device for preventing unauthorized use of credit cards |
WO2009006633A1 (en) * | 2007-07-05 | 2009-01-08 | Mastercard International Incorporated | Method and system for simulating a proximity-based transaction device |
US8442796B2 (en) * | 2007-07-05 | 2013-05-14 | Mastercard International Incorporated | Method and system for simulating a proximity-based transaction device |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1561482A (en) * | 1976-11-18 | 1980-02-20 | Ibm | Protection of data processing system against unauthorised programmes |
US4127768A (en) * | 1977-01-03 | 1978-11-28 | Honeywell Information Systems Inc. | Data processing system self-test enabling technique |
IT1117593B (it) * | 1979-01-24 | 1986-02-17 | Cselt Centro Studi Lab Telecom | Sistema di aotodiagnosi per una apparecchiatura di controllo gestita da elaboratore |
JPS55128641A (en) * | 1979-03-23 | 1980-10-04 | Nissan Motor Co Ltd | Controlling system for vehicle |
US4433413A (en) * | 1981-10-22 | 1984-02-21 | Siemens Corporation | Built-in apparatus and method for testing a microprocessor system |
US4481627A (en) * | 1981-10-30 | 1984-11-06 | Honeywell Information Systems Inc. | Embedded memory testing method and apparatus |
JPS59168527A (ja) * | 1983-03-16 | 1984-09-22 | Sharp Corp | 電源制御方式 |
JPS59216249A (ja) * | 1983-05-23 | 1984-12-06 | Toshiba Corp | 集積回路装置 |
US4577273A (en) * | 1983-06-06 | 1986-03-18 | Sperry Corporation | Multiple microcomputer system for digital computers |
US4709137A (en) * | 1984-04-16 | 1987-11-24 | Omron Tateisi Electronics Co. | IC card and financial transaction processing system using IC card |
US4646298A (en) * | 1984-05-01 | 1987-02-24 | Texas Instruments Incorporated | Self testing data processing system with system test master arbitration |
US4633466A (en) * | 1984-05-01 | 1986-12-30 | Texas Instruments Incorporated | Self testing data processing system with processor independent test program |
US4703446A (en) * | 1984-07-03 | 1987-10-27 | Nec Corporation | Data processing unit diagnosis control apparatus |
US4650975A (en) * | 1984-08-30 | 1987-03-17 | Casio Computer Co., Ltd. | IC card and an identification system thereof |
JPH0670818B2 (ja) * | 1984-09-07 | 1994-09-07 | カシオ計算機株式会社 | 照合カード及びその認証方法 |
JPS61278992A (ja) * | 1985-06-04 | 1986-12-09 | Toppan Moore Co Ltd | 故障検査機能を備えたicカ−ド |
US4829169A (en) * | 1985-07-01 | 1989-05-09 | Toppan Moore Company, Inc. | IC card having state marker for record access |
JPH0756636B2 (ja) * | 1985-12-11 | 1995-06-14 | 株式会社日立製作所 | データ処理方法 |
US4853850A (en) * | 1985-09-10 | 1989-08-01 | Krass Jr James E | Vehicle computer diagnostic interface apparatus |
JPS6295689A (ja) * | 1985-10-22 | 1987-05-02 | Casio Comput Co Ltd | Icカ−ドシステム |
JP2664137B2 (ja) * | 1985-10-29 | 1997-10-15 | 凸版印刷株式会社 | Icカード |
JPH0682405B2 (ja) * | 1986-01-14 | 1994-10-19 | カシオ計算機株式会社 | テストプログラム起動方式 |
US4726024A (en) * | 1986-03-31 | 1988-02-16 | Mieczyslaw Mirowski | Fail safe architecture for a computer system |
JPS62251963A (ja) * | 1986-04-25 | 1987-11-02 | Casio Comput Co Ltd | Icカ−ドの認証方式 |
US4804825A (en) * | 1986-06-17 | 1989-02-14 | Casio Computer Co., Ltd. | I C card system |
DE3743639A1 (de) * | 1986-12-24 | 1988-07-07 | Mitsubishi Electric Corp | Ic-karte und system zur ueberpruefung ihrer funktionstuechtigkeit |
US4839895A (en) * | 1987-01-07 | 1989-06-13 | Nec Corporation | Early failure detection system for multiprocessor system |
-
1988
- 1988-06-30 JP JP63160742A patent/JPH0758502B2/ja not_active Expired - Fee Related
- 1988-10-03 FR FR8812907A patent/FR2633755B1/fr not_active Expired - Fee Related
- 1988-10-05 DE DE3833938A patent/DE3833938A1/de active Granted
- 1988-12-01 US US07/278,451 patent/US5016212A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19711478A1 (de) * | 1997-03-19 | 1998-10-01 | Siemens Ag | Integrierte Schaltung und Verfahren zum Testen der integrierten Schaltung |
Also Published As
Publication number | Publication date |
---|---|
FR2633755A1 (fr) | 1990-01-05 |
FR2633755B1 (fr) | 1993-05-21 |
DE3833938A1 (de) | 1990-01-04 |
JPH0758502B2 (ja) | 1995-06-21 |
US5016212A (en) | 1991-05-14 |
JPH0212485A (ja) | 1990-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3833938C2 (de) | ||
DE4305442C2 (de) | Verfahren und Vorrichtung zum Erzeugen eines Testvektors | |
DE2424820C3 (de) | Einrichtung zur Durchsuchung eines Datenspeichers | |
DE2715751C3 (de) | Speicheranordnung mit defekten Modulen | |
DE3844032C2 (de) | Chip-Karte | |
DE2247704C3 (de) | Aus monolithisch integrierten Schaltkreisen aufgebaute bit-unterteilte Datenverarbeitungsanlage | |
WO2000005723A2 (de) | Integrierte schaltung mit einer selbsttesteinrichtung zur durchführung eines selbsttests der integrierten schaltung | |
DE2413805A1 (de) | Verfahren zum pruefen von logischen schaltkreisen sowie dafuer geeignete logische schaltung | |
DE2844357A1 (de) | Speichererweiterung | |
DE2753062A1 (de) | Einrichtung zur durchfuehrung programmierter befehle | |
EP0603196B1 (de) | Fuzzy logic controller mit optimierter speicherorganisation | |
DE2926322A1 (de) | Speicher-subsystem | |
DE2935101C2 (de) | ||
DE2006987A1 (de) | Automatische Prüfvorrichtung für Rechenanlagen | |
DE3546332C2 (de) | Mikroprozessor mit verbessertem Befehlszyklus | |
DE19543411A1 (de) | Analog-Digital-Wandlervorrichtung | |
CH636699A5 (de) | Einrichtung zur fortlaufenden ermittlung eines ueber eine messperiode konstanter dauer gemittelten wertes eines verbrauchs. | |
DE3603975A1 (de) | Software-programmierbare logikanordnung | |
DE4026581A1 (de) | Integriertes steuerungssystem fuer eine textilmaschine mit einer vielzahl von separat angetriebenen spindeln | |
DE2847479A1 (de) | Schablonenfamilien-schnittstelleneinrichtung | |
DE3638256C2 (de) | ||
DE4206079A1 (de) | Halbleiterspeichereinrichtung und datenleseverfahren hierfuer | |
DE10252059B3 (de) | Verfahren zum Betreiben einer Speicheranordnung | |
DE10152916B4 (de) | Informationsenthaltungseinrichtung für Speichermodule und Speicherchips | |
EP1088311B1 (de) | Elektronische prüfungsspeichereinrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |