JPH0644814B2

JPH0644814B2 - 画像表示装置

Info

Publication number: JPH0644814B2
Application number: JP59074367A
Authority: JP
Inventors: 理郎渋井; 好弘花本; 良夫石垣; 浩佐原; 悟前田; 泰野口
Original assignee: Nippon Telegraph and Telephone Corp; Sony Corp
Current assignee: Nippon Telegraph and Telephone Corp; Sony Corp
Priority date: 1984-04-13
Filing date: 1984-04-13
Publication date: 1994-06-08
Anticipated expiration: 2009-06-08
Also published as: CA1243432A; DE3586215D1; US4694406A; EP0159892A3; JPS60217780A; DE3586215T2; EP0159892A2; EP0159892B1; AU4097285A; AU584890B2

Description

【発明の詳細な説明】電話回線を利用して各種の画像情報を伝送し、これをテ
レビ画面として表示するシステムとして、キヤプテンシ
ステムがある。第１図〜第３図は、このキヤプテンシステムにおけるフ
オーマツトの一部（この発明に係わる部分。以下同様）
を示すもので、第１図は表示画面のフオーマツトを示
し、これは、204ドツト（縦）×248ドツト（横）で構成
される。そして、この画面について、次のように語句が
定義されている。ドツト：画面を構成する最小単位。ライン：表示画面上での横方向248ドツトのドツト列を
いう。縦方向の表示位置を表わす最小単位としても用い
る。準行：表示画面を上端から横248ドツト縦12ドツトのエ
リアで区分した各々の表示エリアをいう。縦方向の表示
位置を表わす単位としても用いる。準列：表示画面を左端から横８ドツト縦204ドツトのエ
リアで区分した各々の表示エリアをいう。横方向の表示
位置を表わす単位としても用いる。サブブロツク：準行と準列とが重なり合つた表示エリアをい
う。色はこのサブブロツク単位で指定できる。画面ヘツダ：最上部の準行をいう。この画面ヘツダには、
現在表示している情報に関するタイトルなどが表示され
る（モニタ表示）。なお、１つの表示画面は、17準行204ラインであり、１
準行は12ラインであるが、以下の説明においてはライン
を最上部から最下部まで通算して数えるときには、それ
ぞれ第１ライン〜第204ラインとし、各準行ごとに数え
るときには、各準行の第１ライン〜第12ラインと呼ぶこ
とにする。また、準行は第０準行〜第16準行と呼ぶこと
にする。また、第２図はキヤプテンのデータベースセンタからユ
ーザの端末装置に送られてくるデータ信号のフオーマツ
トを示し、これは、その１区切りが「パケツト」と呼ば
れ、第２図Ａは画面制御パケツト（以下「Ｇパケツト」
と呼ぶ）、第２図Ｂは色情報パケツト（以下「Ｃパケツ
ト」と呼ぶ）、第２図Ｃは小形文字逐次表示パターン
（以下「Ｓパケツト」と呼ぶ）を示す。そして、これら
パケツトは、いずれもその先頭に、このパケツトがどの
パケツトであるかを示すパケツトコードを有する。さらに、Ｇパケツトは、パケツトコードに続いて、表示
モードを示すコード及び画面ヘツダの色を指定するコー
ドなどを有し、Ｃパケツトは、このパケツトがどの準行
に対するものであるか、すなわち、縦方向における準行
単位の表示位置を示すコードと、このコードの示す準行
における各サブブロツクの色などを指定するコード（カ
ラーコード）とを有する。また、Ｓパケツトは、このパ
ケツトがどのラインに対するものであるか、すなわち、
縦方向におけるライン単位の表示位置を示すコードと、
このコードの示すラインにおけるドツトのデータ（パタ
ーンデータ）とを有する。そして、これらパケツトは、特定のビツト配列を有する
フラグで区切られてセンタから送られてくる。ところで、上述のＧパケツトで指定される表示モードに
は、固定表示とスクロール表示とがあり、スクロール表
示では、表示している画像情報の表示位置と、新たに受
信した画像情報の表示位置との差分を得、この差分だけ
表示中の画像情報を上方へシフトさせ、その新しい画像
情報を表示画面の最下部に挿入した状態で表示する。た
だし、画面ヘツダはスクロールしない。従つて、このスクロール表示時にはパケツトは第３図に
示すような組み合わせで送られてくる。すなわち、まず
Ｇパケツトが送られ、次に第０準行の色などを指定する
Ｃパケツト

〔０〕が送られ、さらに第０準行における12
ラインのパターンデータをそれぞれ有する12個のＳパケ
ツト〔0-1〕〜〔0-12〕が順次送られてくる。そして、
このパケツト

〔０〕，〔0-1〕〜〔0-12〕により第０準
行に画面ヘツダが表示される。続いて第１準行の色などを指定するＣパケツト〔１〕が
送られ、さらに、第１準行におけるラインのパターンデ
ータをそれぞれ有する12個のＳパケツト〔1-1〕〜〔1-1
2〕が順次送られてくる。そして、以下同様にしてＣパ
ケツト及びＳパケツトが順次送られ、従つて、画像情報
は上方にスクロール表示されていく。なお、第16準行の最後のライン（通算では204ライン）
のＳパケツト〔16-12〕が送られてきて表示されたと
き、第１ページが完成したことになり、以後、続くＣ，
Ｓパケツトにより第２ページ以降が第１ページに続いて
スクロール表示される。第４図はキヤプテンシステムの専用端末装置の一例を示
す。すなわち、(1)は加入力電話回線、(2)は電話機、(1
0)は専用端末装置である。そして、この端末装置(10)は
マイクロコンピユータ制御とされているもので、(11)は
８ビツト並列処理のCPU、(12)はその処理プログラムが
書き込まれているROM、(13)はワークエリアおよびバツ
フア用のRAM、(14)は一画面分強の容量を有するビデオR
AM、(15)はカラー受像管、(16)は読み出しアドレス制御
回路、(17)は偏向回路である。そして、偏向回路(17)の偏向出力が受像管(15)に供給さ
れて偏向が行なわれると共に、この偏向回路(17)から同
期信号がアドレス制御回路(16)に供給されて受像管(15)
の偏向位置に対応した読み出しアドレス信号が形成さ
れ、この信号がビデオRAM(14)に供給される。従つて、
ビデオRAM(14)からは、受像管(15)の偏向位置に対応し
たアドレスのデータが読み出され、このデータが受像管
(15)に供給されるので、受像管(15)にはビデオRAM(14)
に書き込まれているデータが表示される。また、(21)はLCU、(22)はモデム、(23)は直列並列変換
回路、(24)は並列直列変換回路、(25)，(26)はインター
フエイス、(27)はユーザーが各種の操作を行なうための
キーパツドである。そして、LCU(21)は、インターフエ
イス(25)を通じてCPU(11)の出力により制御され、キヤ
プテンシステムの使用時には、電話回路(1)がLCU(21)を
通じてモデム(22)に接続される。従つて、センタからのデータ信号は、モデム(22)におい
て復調され、さらに変換回路(23)において直列信号から
並列信号に変換されてCPU(11)に供給され、逆にCPU(11)
からのデータ信号（リクエスト信号）は、変換回路(24)
において並列信号から直列信号に変換され、さらにモデ
ム(22)において変調されてから回線(1)を通じてセンタ
に送られる。以上がキヤプテンシステムのうち、この発明に係わる部
分の概要である（例えば、パケツトには他のデータを持
つものもあるが、この発明には直接の関係はなく、ま
た、上述のパケツトで代表できるので、説明は省略し
た）。ところで、上述のスクロール表示を行なう場合、ビデオ
RAM(14)へのデータのアクセスは、一般に第５図及び第
６図に示すように行なつている。すなわち、第５図はビデオRAM(14)のアドレスについて
模型的に示すもので、(14P)はパターンデータのアクセ
スされるビデオRAM、(14C)はカラーコードのアクセスさ
れるビデオRAMである。そして、RAM(14P)において、
〔１〜216〕の数字は、このRAM(14P)のアドレス（ライ
ンアドレス）を示し、各アドレスにはパターンデータの
１ライン分がそれぞれアクセスできるものとする。ま
た、RAM(14C)において、〔０〜17〕の数字は、このRAM
(14C)のアドレス（準行アドレス）を示し、各アドレス
にはカラーコードの１準分がそれぞれアクセスできるも
のとする。なお、RAM(14P)の１〜12番地及びRAM(14C)の
０番地は画面ヘツダに対応する。また、第６図は、RAM(14P)，(14C)の画面ヘツダに対応
する１〜12番地及び０番地だけを抜き書きしたものであ
る。さらに、第５図及び第６図において、斜線をつけたアド
レスは、各ページの最新のデータが書き込まれたことを
示す。また、RAM(14P)，(14C)の読み出しは、受像管(15)の走
査に同期して各フイールドごとに行なわれるが、第５図
（及び第６図）において、矢印，は、各フイールド
期間に読み出しが行なわれるアドレスの範囲及びその読
み出し順序を示す。この場合、RAM(14P)の読み出しアド
レスは１水平走査ごとに変化するが、色はサブブロツク
単位であり、１サブブロツクは12ラインであるから、RA
M(14C)の読み出しアドレスは12水平走査ごとに変化す
る。例えば、RAM(14P)の１〜12番地が順に読み出されて
いるとき、これと同時にRAM(14C)の０番地が12回読み出
される。なお、センタからのデータの伝送と、受像管(15)の走査
とは同期していないので、RAM(14P)，(14C)に対するデ
ータの書き込みと読み出しとは必ずしも交互にはなら
ず、また、データの伝送レイトが表示速度よりも小さい
ので、１回の書き込みに対して数回の読み出しとなる。従つて、スクロール表示時、第３図に示すようにデータ
が送られてくると、次のように動作が行なわれる。 (i)第０準行のＣパケツト

〔０〕が送られてくると、そ
のカラーコードは、第６図Ａに斜線で示すようにRAM(14
C)の０番地に書き込まれる。また、第５図Ａに示すよう
に、RAM(14P)の読み出しは、１番地からスタートして20
4番地まで連続的に行なわれ、これと同時に、RAM(14C)
の読み出しが０番地からスタートして16番地までそれぞ
れ12回づつ連続的に行なわれる。 (ii)第０準行の第１ラインのＳパケツト〔0-1〕が送ら
れてくると、そのパターンデータが第６図Ｂに斜線で示
すようにRAM(14P)の１番地に書き込まれる。RAM(14P)，
(14C)の読み出しは(i)と同じ（第５図Ａ）。 (iii)第０準行の第２ラインのＳパケツト〔0-2〕が送ら
れてくると、そのパターンデータが第６図Ｃに斜線で示
すようにRAM(14P)の２番地に書き込まれる。読み出しは
(i)と同じ（第５図Ａ）。 (iv)以下同様の動作が繰り返えされ、第０準行の第12ラ
インのパケツト〔0-12〕が送られてきたときには、その
パターンデータは第６図Ｄに示すようにRAM(14P)の12番
地に書き込まれる。RAM(14P)，(14C)の読み出しは、や
はり(i)と同じである（第５図Ａ）。従つて、この(i)〜(iv)における読み出しにより受像管
(15)のスクリーンの第０準行の位置には、画面ヘツダが
カラーで表示されることになる。 (v)第１準行のＣパケツト〔１〕が送られてくると、そ
のカラーコードは第５図Ｂに斜線で示すようにRAM(14C)
の17番地に書き込まれる。読み出しは(i)と同じ（第５
図Ａ）。 (vi)第１準行の第１ラインのＳパケツト〔1-1〕が送ら
れてくると、そのパターンデータは第５図Ｂに斜線で示
すようにRAM(14P)の205番地に書き込まれる。そして、
書き込みが終了すると、第５図Ｂに示すように、RAM(14
P)の読み出しは、１番地からスタートして12番地まで順
に行なわれ、続いて14番地に飛んで、この14番地から20
5番地まで順に行なわれる。また、これと同時にRAM(14
C)の読み出しも０番地からスタートするが、次の１番地
の読み出しは11回とされ（通常は12回）、続いて２番地
から16番地までそれぞれ12回づつ読み出しが行なわれ、
最後に17番地が１回読み出される。従つて、この読み出しにより、受像管(15)のスクリーン
には、第０準行の位置に画面ヘツダがカラーで表示され
ると共に、最下ラインの位置に第１準行の第１ラインが
カラーで表示される。つまり、スクロールが開始された
わけである。 (vii)第１準行の第２ラインのＳパケツト〔1-2〕が送ら
れてくると、そのパターンデータは、第５図Ｃに斜線で
示すように、RAM(14P)の206番地に書き込まれる。ま
た、この書き込み後は、同図に示すように、RAM(14P)の
読み出しは、領域について行なわれ、続いて15番地に
飛んでこの15番地から206番地まで順に行なわれる。そ
して、これと同時に、RAM(14C)の読み出しは、領域の
次に１番地となるが、この１番地の読み出しは10回とさ
れ、続いて２番地から16番地までそれぞれ12回づつ読み
出しが行なわれ、その後、17番地が２回読み出される。従つて、この読み出しにより第０準行の位置に画面ヘツ
ダがカラーで表示されると共に、下の２ラインの位置に
第１準行の第１及び第２ラインがカラーで表示される。
すなわち、(vi)に対して１ライン分のスクロールが行な
われたことになる。 (viii)以下同様の動作が繰り返えされ、第１準行の第12
ラインのＳパケツト〔1-12〕が送られてきたときには、
そのパターンデータは第５図Ｄに斜線で示すようにRAM
(14P)の216番地に書き込まれる。そして、この書き込み
後は、同図に示すようにRAM(14P)の読み出しは、領域
について行なわれ、続いて25番地に飛んで25番地から21
6番地まで順に行なわれる。また、これと同時に、RAM(1
4C)の読み出しは、領域の次は１番地になるはずであ
るが、その読み出しは０回とされ、すなわち、１番地を
スキツプして２番地に飛び、この２番地から17番地まで
それぞれ12回づつ順に読み出される。従つて、この状態では、画面ヘツダが第０準行の位置に
カラーで表示されると共に、最下準行（第16準行）の位
置に第１準行がカラーで表示される。つまり、１準行分
のスクロールが行なわれたわけである。 (ix)第２準行のＣパケツト〔２〕が送られてくると、そ
のカラーコードは第５図Ｅに斜線で示すように、RAM(14
C)の１番地に書き込まれる。読み出しは(viii)と同じで
ある（第５図Ｄ）。 (x)第２準行の第１ラインのＳパケツト〔2-1〕が送られ
てくると、そのパターンデータは第５図Ｅに斜線で示す
ようにRAM(14P)の13番地に書き込まれる。そして、この
書き込み後は、同図に示すように、RAM(14P)の読み出し
は、領域について行なわれ、次に26番地に飛んでここ
から216番地まで順に行なわれ、さらに続いて13番地が
読み出される。また、これと同時に、RAM(14C)の読み出
しも領域の次に２番地に飛んでこの２番地が11回読み
出され、さらに３番地から17番地までがそれぞれ12回づ
つ順に読み出され、最後に１番地が１回読み出される。従つて、このとき、画面には第０準行の位置に画面ヘツ
ダがカラーで表示されると共に、第15準行の第12ライン
及び第16準行の位置に、第１準行の全ライン及び第２準
行の第１ラインがカラーで表示される。すなわち、スク
ロールがさらに１ライン分行なわれたことになる。 (xi)以下、第５図Ｆ〜Ｈに示すように同様の動作が繰り
返えされる。なお、第５図Ｆは第１準行の第12ラインの
パターンデータが書き込まれたときの状態、同図Ｇは第
16準行の第１ラインのパターンデータが書き込まれたと
きの状態、同図Ｈは第16準行の第12ラインのパターンデ
ータ、すなわち、第１ページの最後のパターンデータが
書き込まれたときの状態を示す。そして、この第５図Ｈの状態は、第１準行の第１ライン
のデータが、その第１準行の第１ラインの位置までスク
ロールしてきた状態であり、ちようど１ページがすべて
スクロール表示されたことになる。 (xii)次に、第２ページの第１準行のＣパケツト〔１〕
が送られてくると、そのカラーコードは第５図Ｉに斜線
で示すようにRAM(14C)の16番地に書き込まれる。読み出
しは(xi)と同じである（第５図Ｈ）。 (xiii)第２ページの第１準行の第１ラインのＳパケツト
〔1-1〕が送られてくると、そのパターンデータは第５
図Ｉに斜線で示すようにRAM(14P)の193番地に書き込ま
れる。そして、この書き込み後からは、同図に示すよう
に、RAM(14P)の読み出しは領域について行なわれ、続
いて206番地に飛び、この206番地から216番地まで順に
行なわれ、さらに13番地に飛んで、この13番地から193
番地まで順に行なわれる。また、これと同時に、RAM(14
C)の読み出しも領域の次に17番地が11回読み出され、
続いて１番地から15番地までがそれぞれ12回づつ順に読
み出され、最後に16番地が１回読み出される。従つて、この読み出し時には、第１ページがさらに１ラ
イン分だけスクロールされてその第１準行の第１ライン
が消えると共に、最下ラインの位置に第２ページの第１
準行の第１ラインが新しく表示される。つまり、第１ペ
ージに続いて第２ページがスクロールされてきたわけで
ある。 (xiv)以下、第２ページのＣパケツト及びＳパケツトが
送られてくると、第１ページのときと同様にして、すな
わち、第５図Ｂ〜Ｈに示す動作と同様にしてスクロール
が行なわれ、第２ページの第16準行の第12ラインのＳパ
ケツト〔16-12〕が送られてくると、第５図Ｊの状態と
なる。 (xv)次に、第３ページの第１準行のＣパケツト〔１〕及
び第１ラインのＳパケツトが〔1-1〕順次送られてくる
と、第５図Ｋの状態となり、以下同様の動作が繰り返さ
れる。以上を要約すれば、第５図Ｌに示すように、スクロール
表示時には、RAM(14P)の１〜12番地及びRAM(14C)の０番
地は、画面ヘツダに使用され、一度書き込みが行なわれ
るだけであるが、RAM(14P)，(14C)の最終アドレス216番
地及び17番地は、破線の矢印で示すように動作的に13番
地及び１番地に連結され、RAM(14P)の13〜216番地及びR
AM(14C)の１〜17番地は、いわばリング状とされる。そ
して、このリング状のアドレスに対して、新しく受信さ
れたデータは次のアドレス（216番地及び17番地の次は1
3番地及び１番地）に書き込まれ、この新しくデータが
書き込まれたアドレスが、読み出し時の最終アドレスと
なるように、領域のときの読み出しが192ライン分
（これは領域を除いたライン数）にわたつて行なわれ
るわけである。一般には、以上のようにしてスクロール表示が行なわれ
るわけである。ところが、このような方法では、ノイズなどによりＣパ
ケツトあるいはＳパケツトのデータが得られなかつたと
き、以後、スクロール表示されるパターンと色との間に
は、すべてずれを生じてしまう。すなわち、第１ページの第０準行のカラーコード及びパ
ターンデータは、画面ヘツダであり、これはスクロール
されないので、これを除くと各ページの先頭は第１準行
である。そして、例えば、この第１準行のカラーコード
及びその第１ラインのパターンデータが書き込まれるRA
M(14C)，(14P)のアドレスについて考えると、第１ペー
ジでは第５図Ｂに示すように17番地及び205番地である
が、第２ページでは第５図Ｉに示すように16番地及び19
3番地であり、さらに第３ページでは第５図Ｋに示すよ
うに15番地及び181番地である。つまり、ページが変る
と、同じ準行及び同じラインであつても、そのカラーコ
ード及びパターンデータの書き込まれるアドレスは１ペ
ージごとに12番地及び１番地づつ若くなる。従つて、Ｃパケツト及びＳパケツトに、その表示位置を
示すコードが含まれていても、ページによつてデータの
書き込まれるアドレスが変化していくので、この表示位
置コードを使用してカラーコードあるいはパターンデー
タをRAM(14C)あるいは(14P)に書き込むことは困難であ
る。そこで、カラーコードあるいはパターンデータが得られ
ると、これは前のカラーコードあるいはパターンデータ
が書き込まれたアドレスの次のアドレスに書き込むよう
にしている。従つて、例えば、ノイズによりｎ番地のＣパケツトのカ
ラーコードが得られないと次の(n+1)番目のＣパケツト
のカラーコードはｎ番目のＣパケツトのカラーコードが
書き込まれるはずだつたアドレスに書き込まれてしま
う。そして、以後のカラーコードはすべて１番地だけ若
い方へ繰り上がつて（画面では１準行だけ上にずれて）
RAM(14C)に書き込まれる。従つて、このようなカラーコード及びパターンデータを
読み出してスクロール表示を行なうと、そのカラーコー
ドが得られなかつた準行から下のすべての画面は、パタ
ーンに対して色が１準行分だけずれてスクロール表示さ
れ、これはスクロール表示が終るまで続く。また、逆にＳパケツトのパターンデータが得られなかつ
たときには、同様の理由により以後のパターンデータが
１番地づつ繰り上がつてRAM(14P)に書き込まれる。従つ
て、やはりそのパターンデータの得られなかつたライン
から下のすべての画面は、パターンと色とが１ライン分
ずれてスクロール表示され、これはスクロール表示が終
るまで続く。このように、第５図に示すスクロール表示の方法では、
ＣパケツトのカラーコードあるいはＳパケツトのパター
ンデータが得られないと、以後、スクロール表示のパタ
ーンと色とがすべてずれて表示されてしまう。この発明は、このような問題点を解決しようとするもの
である。このため、この発明においては、例えば第７図に示すよ
うにデータのアクセスを行なう。すなわち、 (I)第０準行のＣパケツト

〔０〕及びＳパケツト〔0-1〕
〜〔0-12〕が送られてきたときには、(i)のときと同
様、第６図及び第７図Ａ（これは第５図Ａと同じ）に示
すようにカラーコード及びパターンデータの書き込み及
び読み出しが行なわれる。従つて、受像管(15)のスクリーンの第０準行の位置には
画面ヘツダがカラーで表示される。 (II)第１準行のＣパケツト〔１〕が送られてくると、そ
のカラーコードは第７図Ｂに斜線で示すようにRAM(14C)
の17番地に書き込まれる。読み出しは(I)と同じ（第７
図Ａ）。 (III)第１準行の第１ラインのＳパケツト〔1-1〕が送ら
れてくると、そのパターンデータは第７図Ｂに斜線で示
すようにRAM(14P)の205番地に書き込まれる。この書き
込み後は、同図に示すようにRAM(14P)の読み出しは、領
域について行なわれ、次に14番地に飛んでこの14番地
から205番地まで順に行なわれる。また、これと同時
に、RAM(14C)の読み出しは、領域の次に１番地に行く
が、この１番地の読み出しは11回とされ、続いて２番地
から16番地までそれぞれ12回読み出しが行なわれ、最後
に17番地が１回読み出される。従つて、この読み出しにより、受像管(15)のスクリーン
には、第０準行の位置に画面ヘツダがカラーで表示され
ると共に、最下ラインの位置に第１準行の第１ラインが
カラーで表示される。つまり、スクロールが開始された
わけである。そして、読み出しがこのような状態になると、同図に斜
線で示すようにRAM(14P)の205番地のパターンデータが1
3番地に転送（コピー）される。 (IV)第１準行の第２ラインのＳパケツト〔1-2〕が送ら
れてくると、そのパターンデータは第７図Ｃに斜線で示
すようにRAM(14P)の206番地に書き込まれる。そして、
この書き込み後は、同図に示すように、RAM(14P)の読み
出しは、領域について行なわれ、次に15番地に飛んで
この15番地から206番地まで順に行なわれる。また、こ
れと同時に、RAM(14C)の読み出しは、領域の次に１番
地となるが、この１番地の読み出しは10回とされ、続い
て２番地から16番地までそれぞれ12回づつ読み出しが行
なわれ、その後、17番地が２回読み出される。従つて、この読み出しにより第０準行の位置に画面ヘツ
ダがカラーで表示されると共に、下の２ラインの位置に
第１準行の第１及び第２ラインがカラーで表示される。
すなわち(III)に対して１ライン分スクロールが行なわ
れたことになる。そして、読み出しがこのような状態になると、同図に斜
線で示すようにRAM(14P)の206番地のパターンデータが1
4番地に転送される。 (V)以下同様の動作が繰り返えされ、第１準行の第12ラ
インのＳパケツト〔1-12〕が送られてきたときには、そ
のパターンデータは第７図Ｄに斜線で示すようにRAM(14
P)の216番地に書き込まれる。そして、この書き込み後
は、同図に示すように、RAM(14P)の読み出しは、領域
について行なわれ、続いて25番地に飛んで25番地から21
6番地まで順に行なわれる。また、これと同時に、RAM(1
4C)の読み出しは、領域の次は１番地になるはずであ
るがその読み出しは０回とされ、従つて、領域の次は
１番地をスキツプして２番地に飛び、この２番地から17
番地までそれぞれ12回づつ順に読み出される。従つて、この状態では、画面ヘツダが第０準行の位置に
カラーで表示されると共に、最下準行の位置に第１準行
がカラーで表示される。つまり、１準行分のスクロール
が行なわれたわけである。そして、読み出しがこのような状態になると、同図に斜
線で示すようにRAM(14P)の216番地のパターンデータが2
4番地に転送される。さらに、続いて第７図Ｅに斜線で示すように、RAM(14C)
の17番地のカラーコードが１番地に転送される。なお、
RAM(14P)の205〜216番地及びRAM(14C)の17番地のデータ
が転送されても、これらのデータはもとのアドレスにも
残つているが、図では斜線をつけない。そして、このRAM(14C)の17番地のカラーコードの転送が
終ると、以後、同図に示すように、RAM(14P)の読み出し
は、領域について行なわれてから25番地に飛び、この
25番地から204番地まで順に行なわれ、続いて13番地か
ら24番地まで順に行なわれる。また、これと同時に、RA
M(14C)の読み出しは、領域について行なわれてから２
番地に飛び、この２番地から16番地までそれぞれ12回づ
つ読み出され、続いて１番地が12回読み出される。この場合、RAM(14P)の13〜24番地及びRAM(14C)の１番地
のデータは、それぞれ205〜216番地及び17番地から転送
されたデータであるから、読み出しのアドレスが第７図
Ｅのように変わつても、その表示の状態は第７図Ｄの場
合と同じである。 (VI)第２準行のＣパケツト〔２〕が送られてくると、そ
のカラーコードが第７図Ｆに斜線で示すようにRAM(14C)
の17番地に書き込まれる。読み出しは(V)と同じ（第７
図Ｅ）。 (VII)第２準行の第１ラインのＳパケツト〔2-1〕が送ら
れてくると、そのパターンデータは第７図Ｆに斜線で示
すようにRAM(14P)の205番地に書き込まれる。そして、
この書き込み後は、同図に示すようにRAM(14P)の読み出
しは、領域について行なわれてから26番地に飛び、こ
の26番地から204番地まで順に行なわれ、さらに15番地
から24番地まで順に読み出されてから205番地が読み出
される。また、これと同時に、メモリ(14C)の読み出し
は、領域の次に２番地に飛んで、この２番地が11回読
み出され、続いて３番地〜16番地がそれぞれ12回づつ読
み出されてから１番地が12回読み出され、最後に17番地
が１回読み出される。従つて、この読み出しにより画面には第０準行の位置に
画面ヘツダがカラーで表示されると共に、第15準行の第
12ライン及び第16準行の位置に、第１準行の全ライン及
び第２準行の第１ラインがカラーで表示される。すなわ
ち、スクロールがさらに１ライン分行なわれたわけであ
る。そして、読み出しがこのような状態になると、同図に斜
線で示すようにRAM(14P)の205番地のパターンデータが2
5番地に転送される。 (VIII)第２準行の第２ラインのＳパケツト〔2-2〕が送
られてくると、そのパターンデータが第７図Ｇに斜線で
示すように、RAM(14P)の206番地に書き込まれる。そし
て、この書き込み後は、同図に示すように、RAM(14P)の
読み出しは、領域に続いて27番地に飛び、この27番地
から204番地まで順に行なわれ、さらに13番地から24番
地まで順に行なわれてから205番地、206番地が読み出さ
れる。また、これと同時に、RAM(14C)の読み出しは、領
域に続いて２番地が10回読み出され、さらに３番地か
ら16番地までがそれぞれ12回づつ順に読み出され、次に
１番地が12回読み出されてから17番地が２回読み出され
る。従つて、表示はさらに１ラインだけスクロールされたわ
けである。そして、このような読み出し状態になると、同図に斜線
で示すようにRAM(14P)の206番地のパターンデータが26
番地に転送される。 (IX)以下同様の動作が繰り返えされ、第２準行の第12ラ
インのＳパケツト〔2-12〕のパターンデータが送られて
きたときには、RAM(14P)，(14C)のデータ及び読み出し
は、第７図Ｈに示すようになり、この状態では、画面の
第15準行及び第16準行の位置までスクロールが行なわれ
ている。そして、このような状態になると、第７図Ｉに示すよう
に、RAM(14C)の17番地のカラーコードが２番地に転送さ
れる。そして、この転送後は、同図に示すようにRAM(14P)，(1
4C)の読み出しが行なわれる。 (X)第３準行のＣパケツト〔３〕及びＳパケツト〔3-1〕
〜〔3-12〕が送られてきたときには、同様にして第７図
Ｊ〜Ｌの状態となる。すなわち、第３準行のカラーコー
ド及びパターンデータのアクセスは、RAM(14C)の17番地
及びRAM(14P)の205番地〜216番地によつて行なわれると
共に、第３準行に対応するRAM(14P)の37番地〜48番地に
もパターンデータが転送される。そして、第３準行の第12ラインのＳパケツト〔3-12〕の
パターンデータがRAM(14P)の216番地に書き込まれ、さ
らに、第７図Ｌに示す状態になると、第７図Ｍに示すよ
うにRAM(14C)のカラーコードが３番地に転送され、以
後、同図に示すように読み出しが行なわれるようにな
る。 (XI)以後、同様の動作が繰り返えされ、第16準行のＣパ
ケツト〔16〕及びＳパケツト〔16-1〕〜〔16-12〕が送
られてきたときには、第７図Ｎ〜Ｐに示す状態となる。
そして、第７図Ｐに示す状態では、第１準行の第１ライ
ンが画面の第１準行の第１ラインの位置までスクロール
された状態であり、すなわち、ちようど１ページがすべ
てスクロール表示されたわけである。そして、この第７図Ｐに示す状態になると、第７図Ｑに
示すようにRAM(14C)の17番地のカラーコードが16番地に
転送され、以後、読み出しは同図に示すように行なわれ
る。そして、この第７図Ｑの状態は、第７図Ａの状態と全く
同じである。従つて、次に第２ページの第１準行のＣパ
ケツト〔１〕が送られてくると、第７図Ａの状態とな
り、第２ページのカラーコード及びパターンデータが送
られてくると、再び第７図Ａ〜Ｑに示すような動作が行
なわれる。そして、第３ページ以後のカラーコード及び
パターンデータについても同様で、各ページごとに第７
図Ａの状態から始まつて第７図Ｑの状態で終り、どのペ
ージも第７図に示す動作となる。すなわち、この発明においては、送られてきたカラーコ
ードの属する準行及びパターンデータの属するライン
と、RAM(14C)，(14P)のアドレスとを１対１で対応さ
せ、１準行分のパターンデータがそろつていないときの
み、その準行に属するカラーコード及びパターンデータ
をバツフアエリア（205番地〜216番地及び17番地）に書
き込んで読み出し、その準行に属するパターンデータが
すべてそろつているときには、その準行及びラインに対
応させたアドレスからカラーコード及びパターンデータ
を読み出すものである。従つて、例えばノイズによりある準行のカラーコードが
得られなくても、そのカラーコードが対応するアドレス
が書き込まれないだけであり、以後のカラーコードは、
そのカラーコードの位置を示す表示位置コード（第２
図）に基づいて対応するアドレスに正しく書き込むこと
ができる。従つて、ノイズによりカラーコードの得られ
なかつた準行の色は乱れるが、以下に続く準行では表示
されたパターンと色との間にずれを生じることがない。また、あるラインのパターンデータが得られなくても、
以後のパターンデータは対応するアドレスに書き込まれ
るので、やはり表示されたパターンと色との間にずれを
生じることがない。第８図は第７図を書き直したもので、この第８図におい
ては、RAM(14P)，(14C)のうち、読み出しの行なわれて
いないアドレスは図示せず、また、領域ととは読み
出しが連続するので、これを連続して図示した場合であ
る。また、第８図Ａ〜Ｑは第７図Ａ〜Ｑにそれぞれ対応
する。そして、この第８図によれば（第７図でも同じである
が）、RAM(14P)の読み出しは、各垂直走査ごとに１番地
からスタートとして12番地まで行なわれ、次は○印のア
ドレスとなる。この○印のアドレスは、パターンデータ
が得られるたびに１番地づつインクリメントされるもの
で、この○印のアドレスから読み出しは続行され、204
番地まで行われると、次は13番地となる（第８図Ｂ〜Ｅ
を除く）。そして、読み出しは13番地からさらに続行さ
れて24番地まで行なわれ、次に205番地から読み出しが
行なわれる。また、これと同時にRAM(14C)の読み出しも同様に行なわ
れる。ただし、０番地の次は×印のアドレスであるが、
この×印のアドレスはカラーコードが得られるたびに１
番地づつインクリメントされると共に、その×印のアド
レスの読み出し回数はパターンデータが得られるたびに
１回づつデイクリメントされる。次に、この発明の一例について説明しよう。第９図において、回路(61)〜(65)はRAM(14P)の読み出し
アドレスのための主な回路を示し、回路(71)〜(77)はRA
M(14C)の読み出しアドレスのための主な回路を示す。そして、(61)は８ビツトのプリセツタブルアツプカウン
タを示し、このカウンタ(61)には水平同期パルス▲
▼がカウント入力として供給され、RAM(14P)の読み出し
時におけるラインアドレス信号LA（上述の１番地〜216
番地となる信号）が形成される。さらに、このカウンタ
(61)は、端子Ｌが“０”から“１”になるとき、端子DI
のデータ入力をカウントの初期値としてロード（プリセ
ツト）できるようにされている。また、(62)は８ビツト
の３ステートのラツチを示し、このラツチ(62)には、RA
M(14P)の○印のアドレス（領域の開始アドレス）がCP
U(11)から供給されてラツチされ、ラツチ(62)は、端子
▲▼が“１”のとき高出力インピーダンスとなり、
“０”のときラツチ内容をカウンタ(61)にプリセツト入
力として供給する。さらに、(63)，(64)は３ステートの出力バツフアを示
し、端子▲▼が“１”のとき高出力インピーダンス
となり、“０”のときバツフア(63)は値“13”をカウン
タ(61)にプリセツト入力として供給し、バツフア(64)は
値“205”をカウンタ(61)にプリセツト入力として供給
する。従つて、ラツチ(62)及びバツフア(63)，(64)の出
力値“○印の値”及び“13”，“205”のいずれかがカ
ウンタ(61)にロードされ、そのロード後、アドレス信号
LAは、そのロード値から水平同期パルス▲▼ごとに
“１”づつインクリメントされることになる。また、(65)はデコーダを示し、このデコーダ(65)にはア
ドレス信号LAが供給され、LA＝“204”のとき、その出
力Ｑ₆₅が“０”になる。さらに、(76)は４ビツトのプリセツタブル12進ダウンカ
ウンタ、(77)は４ビツトのラツチを示す。そして、カウ
ンタ(76)は、RAM(14C)の各アドレスを読み出した回数を
カウントするためのものであり、ラツチ(77)にはRAM(14
C)の×印のアドレスを読み出す回数が、CPU(11)から供
給されてラツチされる。そして、このラツチ出力がカウ
ンタ(76)にプリセツト入力として供給されると共に、水
平同期パルス▲▼がカウンタ(76)にカウント入力と
して供給される。従つて、カウンタ(76)からはボロー出力Ｑ₇₆が得られる
と共に、そのボロー出力Ｑ₇₆は、第７図Ｂ〜Ｑの右側に
示すように得られる。すなわち、×印のアドレスではラ
ツチ(77)で指定された読み出し回数（パルス▲▼の
数）の後にＱ₇₆＝“１”となり、以後、パルス▲▼
の12個ごとにＱ₇₆＝“１”となる。また、回路(71)〜(75)は回路(61)〜(65)にそれぞれ対応
する。すなわち、(71)は５ビツトのプリセツタブルアツ
プカウンタを示し、これはRAM(14C)の読み出し時におけ
る準行アドレス信号CA（上述の０番地〜17番地となる信
号）を形成するためのものである。このため、カウンタ
(71)にはパルス▲▼がカウント入力として供給され
ると共に、信号Ｑ₇₆がカウントイネーブル信号として供
給される。従つて、アドレス信号CAの示すアドレスは、第８図に示
すように信号Ｑ₇₆ごとに変化する。さらに、(72)は５ビツト３ステートのラツチを示し、こ
のラツチ(72)にはRAM(14C)の領域の開始アドレス（×
印のアドレス）がCPU(11)から供給されてラツチされ、
ラツチ(72)は、端子▲▼が“１”のときラツチ内容
をカウンタ(71)にプリセツト入力として供給する。また、(73)，(74)は３ステートの出力バツフアを示し、
端子▲▼が“１”のとき高出力インピーダンスとな
り、“０”のとき、バツフア(73)は値“１”をカウンタ
(71)にプリセツト入力として供給し、バツフア(74)は値
“17”をカウンタ(71)にプリセツト入力として供給す
る。従つて、ラツチ(72)及びバツフア(73)，(74)の出力
値“×印の値”及び“１”，“17”のいずれかがカウン
タ(71)にロードされ、そのロード後、アドレス信号CA
は、そのロード値から信号Ｑ₇₆ごとに“１”づつインク
リメントされることになる。また、(75)はデコーダを示し、このデコーダ(75)にはア
ドレス信号CAが供給され、CA＝“16”のとき、その出力
Ｑ₇₅が“０”になる。さらに、(81)はフラグ用のフリツプフロツプを示し、こ
れはCPU(11)により制御され、その出力Ｑ₈₁は、RAM(14
P)，(14C)のバツフアエリア205番地〜216番地及び17番
地が書き込み及び読み出しに使用されているときには
“１”、使用されていないときには“０”とされる。す
なわち、第８図E,I,M,Qの状態ではＱ₈₁＝“０”、他の
状態ではＱ₈₁＝“１”である。また、信号DSP１は、例えばパルス▲▼をカウント
することにより形成され、第８図Ｒに示すように、第１
ラインよりも１水平期間前の時点から第204ラインの終
了時点までの期間、“１”となる信号である。そして、
この信号DSP１はカウンタ(61)のクリア端子▲▼
に供給され、DSP１＝“０”の期間、カウンタ(61)はク
リアされてCL＝“０”のままとされ、DSP１＝“１”の
期間、そのクリアモードが解除される。さらに、信号DSP２は第８図Ｓに示すように、第１ライ
ンの開始時点から第204ラインの終了時点までの期間、
“１”になる信号で、これはカウンタ(71)，(76)のクリ
ア端子▲▼に供給される。また、信号▲▼は
通算で数えて第12ラインの走査期間に“０”となる信号
であり、信号SCGTは第８図Ｔに示すように第193ライン
〜第204ライン（第16準行）の位置の走査期間に“１”
となるゲート信号である。なお、RAM(14P)，(14C)が１番地につき４ビツトのもの
であるとすれば、１ラインのパターンデータに対して62
番地（＝248ビツト／４ビツト）が必要なので、アドレ
ス信号LAはRAM(14P)のビツトＡ₆〜Ａ₁₃に供給され、１
準行のカラーコードに対しては32番地（＝４ビツト×32
サブブロツク／４ビツト）が必要なので、アドレス信号
CAはRAM(14C)のビツトＡ₅〜Ａ₉に供給される。このような構成によれば、次のような動作が行なわれ
る。 (A)第８図Ｒに示すように、第１ライン（このライン番
号は、受像管(15)のスクリーン上での番号。以下同様）
よりも１水平期間前までの期間は、DSP１＝“０”なの
で、カウンタ(61)はクリアされ、LA＝“０”である。ま
た、第８図Ｓに示すように、この期間は、DSP２＝
“０”なので、カウンタ(71)，(76)もクリアされ、CA＝
“０”，Ｒ₇₆＝“０”である。 (B)第１ラインよりも１水平期間前の時点になると、DSP
１＝“１”になるので、以後、カウンタ(61)はカウント
モードとなる。 (C)第１ラインの開始時点になると、同期パルス▲
▼がカウンタ(61)においてカウントされるので、LA＝
“１”となる。すなわち、アドレス信号LAはRAM(14P)の
１番地を指定したわけである。従つて、RAM(14P)の１番
地から第１ラインのパターンデータが読み出される。また、このとき、DSP２＝“１”となるのでカウンタ(7
1)，(76)はカウントモードとなるが、このとき、CA＝
“０”であり、すなわち、アドレス信号CAはRAM(14C)の
０番地を指定しているので、RAM(14C)の０番地から第０
準行のカラーコードが、パターンデータと同様に読み出
される。従つて、第１ラインが表示される。 (D)第２ラインの開始時点になると、同期パルス▲
▼がカウンタ(61)においてカウントされてLA＝“２”と
なり、RAM(14P)の２番地が指定されて第２ラインのパタ
ーンデータが読み出される。また、このとき、同期パルス▲▼がカウンタ(76)に
おいてカウントされるが、Ｑ₇₆＝“０”のままなので、
CA＝“０”であり、RAM(14C)からは第０準行のカラーコ
ードが読み出される。従つて第２ラインが表示される。 (E)以下、同様の動作が第12ラインまで行なわれる。従
つて、第０準行のカラーコード及びパターンデータが読
み出され、表示された状態となる。 (F)上記(A)〜(E)項の動作が行なわれている期間に、CPU
(11)によりラツチ(62)に○印のアドレスがロードされ、
さらにラツチ(72)に×印のアドレスがロードされると共
に、ラツチ(77)に×印のアドレスの読み出し回数がロー
ドされる。 (G)第12ラインの水平走査期間は▲▼＝“０”であ
るが、第13ラインの先頭の同期パルス▲▼で、信号
▲▼は“０”から“１”に立ち上がり、この信号▲
▼がラツチ(62)に供給されると共に、オア回路(82)
を通じてカウンタ(61)にロードパルスとして供給され
る。従つて、ラツチ(62)にラツチされている○印のアド
レスが、第13ラインの水平走査開始時に、カウンタ(61)
にロードされる。また、信号▲▼がラツチ(72)に供給されると共に、
オア回路(83)を通じてカウンタ(71)にロードパルスとし
て供給される。従つて、ラツチ(72)にラツチされている
×印のアドレスがカウンタ(71)にロードされる。さらに、信号▲▼がカウンタ(76)にロードパルスと
して供給され、ラツチ(77)にラツチされている×印のア
ドレスの読み出し回数がロードされる。すなわち、第13ラインの水平走査の開始時、カウンタ(6
1)には○印のアドレスがロードされ、カウンタ(71)には
×印のアドレスがロードされると共に、カウンタ(76)に
×印のアドレスの読み出し回数がロードされたわけであ
る。 (H)第13ラインの水平走査時には、(G)項により○印及び
×印のアドレスからパターンデータ及びカラーコードが
読み出され、これが第13ラインとして表示される。 (I)以後、同期パルス▲▼ごとにカウンタ(61)のカ
ウント値LAはインクリメントされ、RAM(14P)の読み出し
アドレスLAは第８図に示すように、○印のアドレスから
１ラインごとに１番地づつインクリメントされていく。一方、カウンタ(76)においては、×印のアドレスの読み
出し回数だけ同期パルス▲▼がカウントされると、
Ｑ₇₆＝“１”になり、以後、パルス▲▼の12個ごと
にＱ₇₆＝“１”となる。そして、このＱ₇₆＝“１”のと
きだけカウンタ(71)においてパルス▲▼がカウント
されるので、そのカウント値CA、すなわち、RAM(14C)の
読み出しアドレスCAは、第８図に示すように、×印のア
ドレスの読み出し回数だけ水平走査が行なわれると、以
後、×印のアドレスから12ラインごとに１番地づつイン
クリメントされていく。こうして、LA＝“204”までパターンデータ及びカラー
コードが読み出され、表示される。 (J)LA＝“204”になると、Ｑ₆₅＝“０”になるが、以下
の説明では、簡単のため、第８図Ｆ〜Ｑに示すように、
カラーコード及びパターンデータは、第２準行以降のも
のが送られてきつつあるとする。すると、Ｑ₆₅＝“０”になつた時点では、SCGT＝“０”
なので、アンド回路(84)の出力Ｑ₈₄は“０”である。従
つて、信号Ｑ₆₅が、アンド回路(85)を通じて出力バツフ
ア(63)の端子▲▼に供給されると共に、オア回路(8
2)を通じてカウンタ(61)の端子Ｌに供給される。そして、LA＝“204”の走査期間が終り、次の同期パル
ス▲▼が得られると、信号Ｑ₆₅は“０”から“１”
になる。従つて、このとき、出力バツフア(63)のデータ
“13”がカウンタ(61)にロードされる。また、これと同時に、同様の動作が出力バツフア(73)及
びカウンタ(71)において行なわれる。すなわち、CA＝
“16”のときにはＱ₇₅＝“０”であるが、次のＱ₇₆＝
“１”のとき同期パルス▲▼が供給されると、アン
ド回路(86)の出力は“０”から“１”に変化する。そし
て、このアンド出力は、出力バツフア(73)の端子▲
▼に供給されると共に、オア回路(83)を通じてカウンタ
(71)の端子Ｌに供給されるので、このとき、出力バツフ
ア(73)のデータ“１”がカウンタ(71)にロードされる。つまり、LA＝“204”，CA＝“16”の次はLA＝“13”，C
A＝“１”となる。 (K)次の水平走査期間からは、LA＝“13”，CA＝“１”
の状態から読み出しが行なわれ、以後、このアドレス信
号LAは１ラインごとに１番地づつインクリメントされ、
アドレス信号CAは12ラインごとに１番地づつインクリメ
ントされていく。また、このアドレスに対応して水平走
査位置も１ラインづつ下方へと移つていく。 (L)第８図Ｆ〜Ｈ，Ｊ〜Ｌ，Ｎ〜Ｐの状態では、RAM(14
P)，(14C)のバツフアエリア（205番地〜216番地及び17
番地）が使用されているので、Ｑ₈₁＝“１”である。そ
して、水平走査位置が第16準行の位置になると、このと
き、SCGT＝“１”になるので、Ｑ₈₄＝“１”になる。そして、この信号Ｑ₈₄と信号Ｑ₇₆とがナンド回路(87)に
供給されるので、水平走査位置が第16準行にある期間に
おいて、Ｑ₇₆＝“１”となつたとき、ナンド回路(87)の
出力Ｑ₈₇が“０”となる。そして、この信号Ｑ₈₇が出力バツフア(64)の端子▲
▼に供給されると共に、オア回路(82)を通じてカウンタ
(61)の端子Ｌに供給されるので、出力バツフア(64)のデ
ータ“205”がカウンタ(61)にロードされる。従つて、
第８図Ｆ〜Ｈ，Ｊ〜Ｌ，Ｎ〜Ｐの状態では、水平走査位
置、つまり、アドレスLAが第16準行の位置まで進むと、
パルスＱ₇₆＝“１”になつた次のラインは、アドレスLA
が“205”となる。また、信号Ｑ₈₇は出力バツフア(74)の端子▲▼に供
給されると共に、オア回路(83)を通じてカウンタ(71)の
端子Ｌにも供給されているので、カウンタ(61)に“20
5”がロードされるのと同時に、カウンタ(71)には出力
バツフア(74)のデータ“17”がロードされる。従つて、
アドレスLAが“205”となると同時にアドレスCAは“1
7”となる。 (M)以後、アドレスLAは“205”から１ラインごとに１番
地づつインクリメントされ、アドレスCAは“17”のまま
である。 (N)垂直表示期間を終り、DSP１＝“０”，DSP２＝
“０”，SCGT＝“０”となる。従つて、１フイールド分
の画面が形成されたことになる。 (L′）第８図Ｉ，Ｍ，Ｑの状態では、RAM(14P)，(14C)
のバツフアエリア（205番地〜216番地及び17番地）が使
用されていないので、Ｑ₈₁＝“０”である。従つて、水
平走査位置が第16準行の位置になつてSCGT＝“１”とな
つてもＱ₈₄＝“０”のままなので、Ｑ₈₇＝“１”のまま
である。従つて、第８図Ｉ，Ｍ，Ｑの状態では、水平走査位置が
第16準行の位置になつても、アドレスLA，CAが205番地
及び17番地に切り換わることがなく、そのまま連続す
る。以上のようにして、第８図Ｆ〜Ｑの場合には、RAM(14
P)，(14C)の読み出しが行なわれて表示が行なわれる。 (j)第８図Ａ〜Ｅ、すなわち、第１準行のカラーコード
及びパターンデータが送られてきつつあるとき。 LA＝“204”になると、Ｑ₆₅＝“０”になるが、このと
き、Ｑ₈₁＝“１”，SCGT＝“１”であるからＱ₈₄＝
“１”である。従つて、続いて信号Ｑ₇₆が“０”から
“１”になり、さらに“０”になつたとき、信号Ｑ₈₇が
“０”から“１”になるので、この信号Ｑ₈₇の変化によ
り出力バツフア(64)のデータ“205”がカウンタ(61)に
ロードされると共に、出力バツフア(74)のデータ“17”
がカウンタ(71)にロードされる。すなわち、アドレスLA，CAは、“204”，“16”の次に
は、“205”，“17”となるわけである。 (k)以後、(M)項と同じとなり、アドレスLAは“205”か
ら１ラインごとに１番地づつインクリメントされ、アド
レスCAは“17”のままである。 (1)垂直表示期間を終り、DSP＝“０”，DSP２＝
“０”，SCGT＝“０”となる（(N)項と同じ）。従つ
て、１フイールド分の画面が形成されたことになる。このようにして、第９図のアドレス制御回路(16)によれ
ば、RAM(14P)，(14C)の読み出しアドレスLA，CAが制御
され、パターンデータ及びカラーコードの読み出しが行
なわれる。上述したように、この発明においては、送られてきたカ
ラーコードの属する準行及びパターンデータの属するラ
インと、RAM(14C)，(14P)のアドレスとを１対１で対応
させ、１準行分のパターンデータがそろつていないとき
のみ、その準行に属するカラーコード及びパターンデー
タをバツフアエリア（205番地〜216番地及び17番地）に
書き込んで読み出し、その準行に属するパターンデータ
がすべてそろつているときには、その準行及びラインに
対応させたアドレスからカラーコード及びパターンデー
タを読み出すものである。従つて、例えばノイズによりある準行のカラーコードが
得られなくても、そのカラーコードが対応するアドレス
が書き込まれないだけであり、以後のカラーコードは、
そのカラーコードの位置を示す表示位置コード（第２
図）に基づいて対応するアドレスに正しく書き込むこと
ができる。従つて、ノイズによりカラーコードの得られ
なかつた準行の色は乱れるが、以下に続く準行では表示
されたパターンと色との間にずれを生じることがない。また、あるラインのパターンデータが得られなくても、
以後のパターンデータは対応するアドレスに書き込まれ
るので、やはり表示されたパターンと色との間にずれを
生じることがない。さらに、RAM(14P)，(14C)のバツフアエリア（205番地〜
216番地及び17番地）は、出力バツフア(64)，(74)のデ
ータ“205”，“17”を変更するだけで任意なアドレス
とすることができ、従つて、出力バツフア(64)，(74)を
簡略化することができる。なお、この発明は、テレビ文字多重放送の受信機などに
も適用できる。また、RAM(14P)のバツフアエリア205番
地〜216番地に書き込まれたパターンデータは、１番地
ごとに本来のアドレスに転送する代わり、全番地まとめ
て本来のアドレスに転送してもよい。

【図面の簡単な説明】

第１図〜第８図はこの発明を説明するための図、第９図
はこの発明の一例の系統図である。 (10)は端末装置、(11)はCPU、(12)はROM、(13)はRAM、
(14)はビデオRAM、(16)は読み出しアドレス制御回路、
(21)はLCU、(22)はモデムである。

フロントページの続き (72)発明者石垣良夫東京都品川区北品川６丁目７番35号ソニー株式会社内 (72)発明者佐原浩東京都品川区北品川６丁目７番35号ソニー株式会社内 (72)発明者前田悟東京都品川区北品川６丁目７番35号ソニー株式会社内 (72)発明者野口泰東京都品川区北品川６丁目７番35号ソニー株式会社内

Claims

【特許請求の範囲】

【請求項１】１画面がＭ×Ｎドットで構成され、複数の
ラインによって構成されるエリアに分割された表示画面
と、外部から送られてくる１ラインごとのラインデータと、
エリアごとのエリアデータとを記憶し、上記１画面分の
データ量よりも大きい容量を有したＲＡＭと、上記ＲＡＭから上記データを読み出すアドレスを制御す
る読み出しアドレス制御回路とを有しており、上記ＲＡＭのアドレスは、表示画面の上記ラインおよび
上記エリアに１対１に対応づけられていると共に、表示
画面とは対応しないバッファエリアを有しており、上記アドレス制御回路は、１エリア分のデータがそろっ
ていない時には、そのエリアに属した上記ラインデータ
とそのエリアデータを上記ＲＡＭのバッファエリアに書
き込んで読み出し、１エリア分のデータがそろっている
時には、そのエリアデータおよびラインデータを対応す
るアドレスから読み出すように構成されたことを特徴と
する画像表示装置。
【請求項２】上記アドレス制御回路は、１エリア分のデ
ータがそろっていない時には、上記バッファエリアに書
き込まれたラインデータを、読み出した後に本来の対応
したアドレスに転送することを特徴とする特許請求の範
囲第１項に記載の画像表示装置。
【請求項３】上記アドレス制御回路は、１エリア分のデ
ータがそろっていない時には、上記バッファエリアに書
き込まれたエリアデータを、すべて読み出した後に本来
の対応したアドレスに転送することを特徴とする特許請
求の範囲第１項に記載の画像表示装置。