SU1474727A1 - Устройство дл формировани изображени на экране телевизионного приемника - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  визуального контрол  параметров различных процессов. Цель изобретени - расширение области применени  устройства путем формировани  в реальном масштабе времени совмещенного в одном кадре изображени  текущей и ретроспективной информации о быстропротекающих процессах, котора  достигаетс  введением блока сравнени , четвертого элемента ИЛИ, элемента И, триггера, трех групп элементов 2И-ИЛИ с соответствующими функциональными св з ми. В устройстве осуществл етс  поочередный вывод на экран телевизионного приемника информации из блока оперативной пам ти, что позвол ет наблюдать текущую ретроспективную информацию в одном кадре. 2 з.п. ф-лы, 6 ил.

Description

I

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  визуального контрол  параметров различных процессов .

Цель изобретени  - расширение области применени  устройства путем . формировани  в реальном масштабе времени совмещенного в одном кадре изображени  текущей и ретроспективной информации и быстропротекающих процессах .

На фиг. 1 приведена блок-схема устройства; на фиг. 2 - блок-схема вычислени ; на фиг. 3 - блок-схема первого блока оперативной пам ти;

на фиг. 4 - блок-схема коммутатора; на фиг. 5 - блок-схема блока регенерации; на фиг. 6 - отображение на экране телевизионного приемника текущей и ретроспективной информации, хран щейс  в блоках оперативной пам ти .

Устройство содержит блок 1 приема данных, вычислитель 2, коммутатор 3, первый 4, второй 5 блоки оперативной пам ти, блок 6 регенерации изображени , формирователь 7 видеосигнала, первую 8, вторую 9 и третью 10 группы элементов 2И-ИЛИ, блок 11 сравнени , первьй 12, второй 13 и третий 14 преобразователи кодов, четвертый

4 Јъ ГчЭ

элемент ИЛИ 15, элемент И 16, первьй 17, второй 18, третий 19, четвертый 20, п тьй 21 и шестой 22 регистры, триггер 23, первьй 24, второй 25, третий 26 элементы ИЛИ.

Вычислитель 2 содержит регистр 27 границы, регистр 28 адреса, регистр 29 маски, регистр 30 цвета, первьй 31 и второй 32 триггеры, формирователь 33, дешифратор 34, третий 35, четвертый 36 триггеры, блок 37 сравнени , второй элемент НЕ 38, первый 39 и второй 40 элементы ИЛИ, первую 41 и вторую 42 группы элементов И, первьй элемент НЕ 43.

Блок 4 оперативной пам ти содержит первую 44, вторую 45, третью 46 .группы инверторов, первьй 47, второй 48, третий 49 сумматоры, первьй 50, второй 51, третий 52 узлы пам ти, первую 53, вторую 54, третью 55 группы элементов И.

Коммутатор 3 содержит элемент НЕ 56, первьй 57, второй 58, п-ый 59 . элементы 2И-ИЛИ.

Блок 6 регенерации изображени  содержит первьй 60 и второй 61 счетчики , первьй 62, второй 63, третий 64, четвертьй 65, п тый 66 и шестой 67 формирователи, регистр 68, элемент НЕ 69, генератор 70 импульсов, первый 71, второй 72 элементы задержки .

Позици ми 73 и 74 обозначены соответственно информационные входы и вход начальной установки устройства, а позици ми 75, 76, и 77 - информационный выход устройства дл  подключени  к видеовходу телевизионного приемника и управл ющие выходы уст- р ойства дл  подключени  к синхровхо- дам телевизионного приемника.

Позици ми 78-96 обозначены соответствующие выходы вычислител  2.

Устройство работает следующим образом .

На группу информационных входов устройства из внешнего источника (не

0

5

0

5

В С D

Е F

адреса одноименных  чеек пам ти;

код признака разграничительной линии;

код выбора устройства пам ти; код режима работы устройства; код маски; код цвета. В рассматриваемом случае -разр дность кодов признака разграничительной линии, выбора блоков пам ти, режима работы устройства равна одному разр ду, а разр дность кодов мас- 5 ки и цвета - трем разр дам. Разр дность кода адреса зависит от объема пам ти и информационной емкости экрана .

0Код режима работы устройства определ ет режим работы устройства. При наличии логической 1 в разр де режима работы устройства оно работает в режиме Ретроспективное изображе5 ние.

Код блока пам ти определ ет блок пам ти, к которому происходит обращение . При поступлении с седьмого выхода блока 6 регенерации изображени  на первьй управл ющий вход вычислител  2 сигнала Запись на выходах последнего устанавливаютс  код координат точки изображени , код выборки элемента пам ти, код координаты разграничительной линии, шеетиразр дный код маски, трехразр дньй код цвета. Код выборки элемента пам ти с шестнадцатого 84 и .семнадцатого 85 выходов вычислител  2 одновременно подаетс  на управл ющие входы первого 4 и второго 5 блоков. Код маски с дес того 86, одиннадцатого 87, двенадцатого 88, тринадцатого 89, четырнадцатого 91 и п тнадцатого 91 выходов вычислител  2 поразр дно подаетс  на информационные входы вторых групп первого 4 и второго 5 блоков. Код цвета с седьмого 78, восьмого 79 и дев того 80 выходов вычислител  2 од

показан) подаетс  информационный код ,0 повременно подаетс  на информационные

который проходит через блок 1 приема данных и поступает в вычислитель 2. Структура информационного кода имеет следующий вид:

входы первых групп первого 4 и второго 5 блоков. Код координат точки изображени  с второго 82 и третьего 83 выходов вычислител  2 подаетс  на информационные входы первой группы коммутатора 30 Код маски (логическа  1 в соответствующем разр де) служит дл  выбора заданного узла пам ти в соответствующем блоке пам ти, в

где А - код координат точки изображени , соответствующий коду

повременно подаетс  на информационные

входы первых групп первого 4 и второго 5 блоков. Код координат точки изображени  с второго 82 и третьего 83 выходов вычислител  2 подаетс  на информационные входы первой группы коммутатора 30 Код маски (логическа  1 в соответствующем разр де) служит дл  выбора заданного узла пам ти в соответствующем блоке пам ти, в

в соответствующем разр элемент пам ти которого записываетс  информаци .

Адрес элемента пам ти задаетс  кодом выборки элемента пам ти (логический О де).

С первого 81 выхода вычислител  2 на управл ющий вход коммутатора 3 поступает сигнал управлени , разрешающий прохождение через последний сигналов, определ ющих код координат точки изображени , поступающих на информационные входы первой группы коммутатора 3 с второго 82 и третьего 15 текуща  информаци .

83 выходов вычислител  2 на адресные По окончании режима Запись с

входы первого 4 и второго 5 блоков. Код координат точки изображени  выбирает  чейку пам ти, в которую

будет записыватьс  информаци , зада- 20 сигнал Чтение. По прин тию сигнала

ваема  кодом цвета. При наличии логической 1 в заданном разр де кода цвета в  чейку пам ти записываетс  логическа  1. При наличии логической 1 в разр де признака разграничительной линии в поступившем информационном коде на информационные входы вычислител  2 с п того 95 и шестого 96 выходов последнего код координаты X разграничительной линии подаетс  на группу входов второй группы блока 11 сравнени .

Разграничительна  лини  представОдновременно на дес том 86, одиннадцатом 87, двенадцатом 88, тринадцатом 89, четырнадцатом 90 и п тнадщий режиму Чтение в первом 4 и втором 5 блоках (логический О во всех

л ет собой вертикальную линию белого

цвета на экране телевизионного прием- 35 цатом 91 выходах вычислител  2 устаника (не показан) и  вл етс  границей навливаетс  код маски, соответствуюмежду текущей и ретроспективной информаци ми . Текуща  информаци  строразр дах ), который подаетс  на пер- 40 вые группы информационных входов последних , и выполн етс  считывание информации из заданных одноименных  чеек пам ти одновременно первого 4 и второго 5 блоков. Информационные ко- 45 ды с выходов первого блока 4 подаютс  на одни из входов элементов 2И-ИЛИ соответственно первой 8, второй 9 и третьей 10 групп, на другие входы которых подаютс  информационные коды соответственно с выходов второго блоитс  слева от разграничительной линии , а ретроспективна  - справа. Изображение на экране телевизионного приемника имеет вид, представленный на фиг. 6.

При поступлении новой текущей информации разграничительна  лини  перемещаетс  в новую точку экрана-. Разграничительна  лини  движетс  от левого кра  экрана телевизионного приемника до правого. При достижении правого кра  экрана разграничительна  лини  вновь начинает передвигатьс  слева направо.

По прин тию кодов режима работы устройства и выбора блока пам ти с дев тнадцатого 94 и восемнадцатого 93 выходов вычислител  2 вступают управл ющие сигналы соответственно на первые и вторые входы элементов 2И50

ка 5 о

При поступлении с дев тнадцатого выхода 94 вычислител  2 разрешающих сигналов на первые управл ющие входы 55 элементов 2И-ИЛИ первой 8, второй 9 и третьей 10 групп на выходы последних проход т информационные коды, имеющиес  на одних и  входов элементов 2И-ИЛИ первой 8, второй 9 и тре

47276

ИЛИ первой 8, второй 9 и третьей 10 трупп„

По заполнению объема пам ти перво- с го блока 5 из внешнего источника (не показан) подаетс  информационный код, содержащий в разр де кода выбора блока пам ти код второго блока 5, который будет установлен до заполнени  10 всего объема пам ти второго блока 5. На врем  заполнени  второго блока 5 в первом блоке 4 сохран етс  ретроспективна  информаци . Информаци , записываема  во втором блоке 5, седьмого выхода блока 6 регенерации изображени  на вход управлени  записью-чтением вычислител  2 наступает

5

0

Чтение с первого выхода 81 вычислител  2 на управл ющий вход коммутатора 3 поступает сигнал управлени , разрешающий прохождение сигналов, определ ющих код адреса  чеек пам ти и поступающих с дес тью и одиннадцатью выходов блока 6 на информационные входы второй группы коммутатора 3, с выходов которого сигналы одновременно поступают на адресные входы первого 4 и второго 5 блоков.

Одновременно на дес том 86, одиннадцатом 87, двенадцатом 88, тринадцатом 89, четырнадцатом 90 и п тнадщий режиму Чтение в первом 4 и втором 5 блоках (логический О во всех

навливаетс  код маски, соответствуюразр дах ), который подаетс  на пер- вые группы информационных входов последних , и выполн етс  считывание информации из заданных одноименных  чеек пам ти одновременно первого 4 и второго 5 блоков. Информационные ко- ды с выходов первого блока 4 подаютс  на одни из входов элементов 2И-ИЛИ соответственно первой 8, второй 9 и третьей 10 групп, на другие входы которых подаютс  информационные коды соответственно с выходов второго бло

ка 5 о

При поступлении с дев тнадцатого выхода 94 вычислител  2 разрешающих сигналов на первые управл ющие входы элементов 2И-ИЛИ первой 8, второй 9 и третьей 10 групп на выходы последних проход т информационные коды, имеющиес  на одних и  входов элементов 2И-ИЛИ первой 8, второй 9 и третьей 10 групп, и на экран телевизионного приемника выводитс  текуща  информаци , по окончании которой начинаетс  построение на экране разгра- ничительной линии. При наличии разрешающих сигналов на вторых управл ющих входах элементов 2И-ИЛИ первой 8, второй 9 и третьей 10 групп на выходы последних провод т информацией- ные коды с других входов элементов 2И-ИЛИ первой 8, второй 9 и третьей 10 групп, информационные коды с выходов которых подаютс  на входы COOT-. % ветственно первого 12, второго 13 и третьего 14 преобразователей кода. С третьего и четвертого выходов блока 6 на первые управл ющие входы первого 17, второго 18, третьего 19, четвертого 20, п того 21 и шестого 22 регистров поступают соответственно сигналы управлени , определ ющие режим работы этих регистров. Сдвиг и Загрузка. Причем, если первый

17,третий 19 и п тый 21 регистры работают в режиме Сдвиг, то второй ,18, четвертый 20 и шестой 22 регистры работают в режиме Загрузка и наоборот .

В случае, когда на первые управ- л ющие входы первого 17, третьего 19 и п того 21 регистров с третьего выхода блока 6 поступает сигнал управлени  Сдвиг, а на первые управл ющие входы второго 18, Четвертого 20 и шестого 22 регистров с четвертого выхода блока 6 поступает сигнал Загрузка , то при прступлении с п того выхода блока 6 на вторые управл ющие входы первого 17, второго 18, третье- го 19, четвертого 20, п того 21 щ шестого 22 регистров стробирующих сигналов Загрузка коды с информационных входов первого 17, второго 18, третьего 19, четвертого 20, п того 21 и шестого 22 регистров записываютс  во второй 18, четвертый 20 и шестой 22 регистры. При поступлении с шестого выхода блока 6 на третьи управл ющие входы первого 17, второго

18,третьего 19, четвертого 20, п того 21 и шестого 22 регистров,стробирующих сигналов Сдвиг информаци , имеюща с  в первом 17, третьем 19 и п том 21 регистрах, побитно сдвигаетс  и с их выходов сигналы поступают

на цервые входы соответственно первого 24, второго 25 и третьего 26 элементов ИЛИ, с выходов которых сигналы поступают на соответствующие информационные входы формировател  7 видеосигнала, на синхровходы которого с первого и второго выходов блока 6 поступают управл ющие сигналы - строчный и кадровый гас щие соответственно . На выходе формировател  7 видеосигнала по вл етс  видеосигнал, который поступает на информационный устройства дл  подключени  к видеовходу телевизионного приемника.

С восьмого и дев того выходов блока 6 на первьй и второй управл ющие входы устройства поступают соответственно сигналы строчной и кадровой синхронизации дл  подключени  к. син- хровходам телевизионного приемника.

По прин тию сигнала Чтение с четвертого выхода 92 вычислител  2 на управл ющий вход элемента И 16 поступает сигнал высокого логического уровн , разрешающий построение разграничительной линии на экране телевизионного приемника. Одновременно с третьего, двенадцатого, тринадцатого , дес того и одиннадцатого выходов блока 6 подаетс  код текущей координаты X на входы первой группы блока 11 сравнени , которьй сравниваетс  с кодом координаты X разграничительной линии, которьй подаетс  на входы второй группы блока 11 сравнени  с п того 95 и шестого 96 выходов вычислител  2. При сравнении кодов , имеющихс  на входах блока 11, на его выходе формируетс  сигнал высокого логического уровн , поступающий на информационный вход элемента И 16, при этом на его выходе формируетс  сигнал, поступающий на третьи входы одновременно первого 24, второго 25 и третьего 26 элементов ИЛИ, с выходов которых сигналы поступают на информационные входы формировател  7, с выхода которого сигнал поступает на информационный выход устройства. Одновременно сигнал высокого логического уровн  с выхода блока 1 1 проходит через четвертый элемент ИЛИ 15 на синхровход триггера 23 и устанавливает последний в состо ние 1, так как на его информационный вход поступает сигнал высокого логического уровн  с его инверсного выхода (до начала работы по сигналу НУ на входе 74 устройства триггер 23 был установлен в состо ние О). С пр мого выхода триггера 23 сигнал

поступает на вход управлени  режимом выборки вычислител  2. При этом в последнем на дев тнадцатом 94 и восемнадцатом 93 выходах измен ютс  третий и четвертый управл ющие сигналы, разреша  вывод содержимого объема пам ти второго блока 5 на экран телевизионного приемника, и на нем строитс  ретроспективное изображение . При поступлении с первого выхода блока 6 на вход четвертого элемента ИЛИ 15 строчного гас щего импульса на выходе последнего формируетс  сигнал,, поступающий на синхро- вход триггера 23 и устанавливающий его в состо ние О. После этого сигнал с пр мого выхода триггера 23 поступает на вход управлени  выборки

25

вычислител  2 и устанавливает в пер- 20 трех младших разр дов регистра 29 воначальное состо ние третий и чет-маски, проходит через элемент И первертый управл ющие сигналы, вырабатывающиес  на выходах 94 и 93 вычислител  2.

Следующа  строка выводитс  на экран телевизионного приемника аналогично предыдущей

Вычислитель 2 работает следующим образом.

С информационных входов вычислите- 30 кого уровн  информационный код, пода- л  2 на информационные входы регистра ющийс  с трех младших разр дов регистра 29 маски, проходит через элементы И 42 группы на выходы 86 - 88 вычислител  2, а на выходах -элементов 35 И первой 41 группы формируютс  сигвой 41 группы на выходы 89-91 вычислител  2, а на выходах элементов И второй 42 группы формируютс  сигналы низкого логического уровн , которые поступают на выходы 86 - 88 вычислител  2. При поступлении выхода разр да кода выбора блока пам ти регистра 29 маски сигнала низкого логичес28 адреса, регистра 29 маски, регистра 30 цвета поразр дно подаетс  п- раэр дный код.

Одновременно на синхровход триггера 31, синхровходы регистра 28 адреса , регистра 29 маски, регистра 30 цвета по первому информационному входу вычислител  2 поступает синхросигнал , тем самым записыва  в регистр 28 адреса, регистр 29 маски, регистр 30 цвета имеющиес ,на их информационных входах коды и устанавлива  триггер 31 в состо ние логической 1

налы низкого логического уровн , которые поступают на выходы 89-91 вычислител  2.

С выхода разр да кода режима рабо- 40 ты устройства сигнал высокого логического уровн  поступает одновременно на управл ющий вход триггера 35, устанавлива  его в состо ние логической 1, и информационный вход тригге (на информационный вход первого триг- 45 ра 36.

гера 31 посто нно подаетс  сигнал высокого логического уровн ).

Выход триггера 31 подключен к информационному входу триггера 32. При поступлении по входу управлени  записью-чтением вычислител  2 сигнала Запись на синхровход триггера 32 . последний устанавливаетс  в состо ние логической 1 и с его пр мого выхода сигнал высокого логического уровн  одновременно поступает на четвертый выход вычислител  2, на вход формировател  33 и управл ющие входы регистра 28 адреса, регистра 29

маски, регистра 30 цвета, тем самым разреша  выдачу на их выходы хран щихс  там кодов.° С выхода регистра 30 код цвета поразр дно подаетс  на выходы 78, 69 и 80 вычислител  2.

С выхода разр да кода выбора блока пам ти регистра 29 маски сигнал одновременно поступает на информационный вход триггера 35, управл ющие входы элементов первой 41 группы и вход элемента НЕ 43, с выхода которого сигнал поступает на управл ющие вхо5 ды элементов И второй 42 группы. При поступлении с выхода разр да кода выбора блока пам ти регистра 29 маски сигнала высокого логического уровн  информационный код, подающийс  с

вой 41 группы на выходы 89-91 вычислител  2, а на выходах элементов И второй 42 группы формируютс  сигналы низкого логического уровн , которые поступают на выходы 86 - 88 вычислител  2. При поступлении выхода разр да кода выбора блока пам ти регистра 29 маски сигнала низкого логичесра 36.

налы низкого логического уровн , которые поступают на выходы 89-91 вычислител  2.

С выхода разр да кода режима рабо- ты устройства сигнал высокого логического уровн  поступает одновременно на управл ющий вход триггера 35, устанавлива  его в состо ние логической 1, и информационный вход триггеС выходов регистра 28 адреса код одновременно подаетс  на выходы 82 и 83 вычислител  2 и на информационные входы первой группы 27 регистра границы . С информационных выходов регистра 28 адреса код одновременно подаетс  на входы дешифратора 34 и на информационные входы второй группы регистра 27, на управл ющий вход которого с выхода разр да кода признака разграничительной линии регистра 29 маски поступает сигнал высокого логического уровн  и разрешает запись в регистр 27 границы кода, имеющегос  на его информационных входах С выходов регистра 27 границы код подаетс  на выходы 95 и 96 вычислител  2. С выхода формировател  33 сигнал управлени  одновременно поступает на управл ющий вход дешифратора 34, разреша  его работу, и на синхровходы триггеров 35 и 36. При этом на выходах дешифратора 34 вырабатываетс  код, соответствующий коду , имеющемус  на его входах, триггеры 35 и 36 устанавливаютс  в состо ние , соответствующее коду, име-ч ющемус  на их информационных входах. С выходов дешифратора 34 код подаетс  на выходы 84 и 85 вычислител  2. С пр мого выхода триггера 36 сигнал поступает на выход 92 вычислител  2. С выхода триггера 35 сигнал поступает на вход блока 37 сравнени , на другой вход которого сигнал поступает с входа управлени  режимом выборки вычислител  2. С выхода блока 37

сигнал поступает одновременно на вход 25 третьего 49 сумматоров, причем на элемента ИЛИ 39 и на вход элементаинформационные входы младших разр ,НЕ 38, с выхода которого сигнал поступает на вход элемента ИЛИ 40. При поступлении с инверсного выхода триг-С информационных входов второй

.гера 36 сигнал высокого уровн  с вы 30 группы блока 4 код маски поразр дно

дов последних посто нно подаетс  код м 1 it

ходов элементов ИЛИ 39 и 40 сигналы высокого логического уровн  поступают соответственно на выходы 94 и 93 вычислител  2„ При поступлении с инверсного выхода триггера 36 сигнала низкрго логического уровн , а с выхода блока 37 - сигнала высокого логического уровн , на выходе элемента ИЛИ 39 формируетс  сигнал высокого логического уровн , а на выходе элемента ИЛИ 40 - сигнал низкого логического уровн . При поступлении с выхода блока 37 сигнала низкого логического уровн  на выходе элемента ИЛИ 39 формируетс  сигнал низкого логического уровн , на выходе элемента ИЛИ 40 - сигнал высокого логического уровн .

г С инверсного выхода триггера 32 сигнал низкого логического уровн  поступает на управл ющий вход триггера 31, тем самым устанавлива  последний в состо ние логического О. С выхода триггера 31 сигнал низкого логического уровн  поступает на информационный вход триггера 32.

При поступлении по входу управле- ни - записьк -чтением вычислител  2 Чтение на синхровход триггера 32 последний устанавливаетс  в состо ние логического О. С выхода триггера 32 сигнал низкого логическо- го уровн  одновременно поступает на выход 81 вычислител  2, на вход формировател  33 и на управл ющие входы регистра 28 адреса, регистра 29 маски , регистра 30 цвета, на выходах которых устанавливаютс  сигналы низкого логического уровн . С выхода формировател  33 сигнал поступает на управл ющий вход дешифратора 34, запреща  тем самым его работу. Структура

5 и работа первого 4 и второго 5 блоков идентичны.

Блок 4 работает следующим образом. Код цвета с информационных входов первой группы блока 4 поразр дно по0 даетс  на входы инверторов первой 44, второй 45 и третьей 46 групп, с групп выходов которых n-разр дный инверсный код подаетс  на информационные входы первого 47, второго 48,

5 третьего 49 сумматоров, причем на информационные входы младших разр С информационных входов второй

дов последних посто нно подаетс  код м 1 it

подаетс  на разрешающие входы элементов И первой 53, второй 54 и третьей 55 групп.

С адресных входов блока 4 код адреса одновременно подаетс  на адресные входы первого 50, второго 5 и третьего 52 узлов пам ти, при этом на информационных выходах каждого узла устанавливаютс  n-разр дные коДы , наход щиес  в заданных  чейках пам ти. С информационных выходов узла 50 сигналы одновременно поступают на информационные входы первого 47 сумматора и на входы первой и второй

групп блока 4. В первом сумматоре 47 коды, имеющиес  на входах обеих групп, суммируютс  и с его выходов n-разр дный код подаетс  на информационные входы первого узла 50: если в первом

разр де кода цвета установлен код Зажечь точку, то на выходах сумматора происходит наращивание кодов, содержащихс  в заданных  чейках пам ти , на единицу; если в первом разр де

кода цвета установлен код Погасить точку, то на выходах сумматора происходит уменьшение кодов, содержащихс  в заданных  чейках пам ти, на единицу .

С информационных входов второго узла 51 пам ти сигналы одновременна поступают на информационные входы т второго сумматора 48 и на выходы тре тьей и четвертой групп блока 4. Во втором сумматоре 48 коды, имеющиес  на входах обеих групп, суммируютс  и с его выходов n-разр дный код подаетс  на информационные входы вто- рого узла 51.

С информационных выходов третьего узла 52 пам ти сигналы одновременно поступают на информационные входы третьего сумматора 49 и на выходы

п той и шестой групп блока 4. В третьем сумматоре 49 коды, имеющиеа  на входах обеих групп, суммируютс  и с его выходов n-разр дный код подаетс  на информационные входы третьего уз- ла 52 пам ти.

По сигналу Запись с управл ющих входов блока 4 на информационные входы элементов И первой 53, второй 54 и третьей 55 групп одновременно по- ступают управл ющие сигналы, и если на их разрешающих входах имеютс  сигналы разрешени  (соответствующие разр ды кода маски равны 1), то управл ющие сигналы, проход т через них и поступают соответственно на управл ющие входы первого 50, второго 51 и третьего 52 узлов пам ти, в которые тем самым записывают коды, имеющиес  на их информационных входах в одну из  чеек пам ти, адреса которых установлены на адресных входах первого 50, второго 51 и третьего 52 узлов пам ти.

По сигналу Чтение на управл ющих входах устанавливаютс  сигналы, соответствующие режиму Чтение, которые проход т через элементы И первой 53, второй 54 и третьей 55 групп и поступают на управл ющие входы перво- го 50, второго 51 и третьего 52 узлов пам ти, при этом одновременно из  чеек пам ти, адреса которых установлены на адресных входах всех трех узлов пам ти, считываютс  имеющиес  там коды.

Коммутатор 3(работает следующим образом.

По информационным входам первой группы коммутатора 3 информационные сигналы поступают на первые информационные входы первого 57, второго 58, п-го 59 элементов 2И-ИЛИ, по информационным входам второй группы

коммутатора 3 информационные сигналы поступают на вторые информационные входы первого 57, второго 5°8 и п-го 59 элементов 2И-ИЛИ. По приходу по управл ющему входу коммутатора 3 сигнала высокого уровн , который одновременно поступает на первые управл ющие входы первого 57, второго 58 и п-го 59 элементов 2И-ШТИ и на вход элемента НЕ 56, с выхода которого сигнал низкого уровн  одновременно поступает на вторые управл ющие входы первого 57, второго 58, п-го 59 элементов 2И-ИЛИ, при этом разрешаетс  прохождение сигналов с информационных входов первой группы и запрещаетс  прохождение сигналов с информационных входов второй группы на выходы первого 57, второго 56, п-го 59 элементов 2И-ИЛИ. По приходу по „ управл ющему входу коммутатора 3 сигнала низкого логического уровн  разрешаетс 1 прохождение сигналов с вторых информационных входов первого 57, второго 58, п-го 59 элементов 2И-ИЛИ и запрещаетс  прохождение с первых информационных сигналов на выходы последних о

С выхода первого 57, второго 58 и п-го 59 элементов 2И-ИЛИ сигналы поступают на выходы коммутатора 3.

Блок 6 регенерации изображени  работает следующим образом.

Генератор 70 импульсов вырабатывает тактовые импульсы с частотой

f

51,-2 мкс

где о - количество точек в строке. С выхода генератора 70 тактовые импульсы одновременно поступают на вход первого элемента 71. и счетный вход счетчика 60, количество разр дов последнего св зано с количеством точек в строке следующей зависимостью

Ј 2

kt

где k - количество разр дов первого

счетчика 60.

С информационных выходов счетчика 60 сигналы 1-х младших разр дов поступают одновременно на выходы формировател  67 и на третий, дес тый, одиннадцатый выходы блока 6, причем

15147

количество i-x разр дов определ етс  разр дностью первого 17, второго 18, третьего 19, четвертого 20, п того но

21 и шестого 22 регистров и рав

m - 2 ,

где m - количество точек в строке; i - количество младших разр дов

счетчика 60,

причем сигнал с 1-го разр да счетчика 60 также поступает через элемент НЕ 69 на четвертый выход блока 6.

Сигналы (K,-i)-x разр дов с выходов счетчика 60 поступают на одни из информационных входов регистра 68, на другие информационные входы которого поступают сигналы с выходов счетчика 61, разр дность которого определ етс  следующей зависимостью

Z 2

где Z - количество строк на экране; k - количество разр дов второго счетчика 61.

25 В предложенном устройстве осуществл етс  поочередный вывод на экран телевизионного приемника информации из блоков 4 и 5 пам ти, что позвол ет наблюдать текущую и ретроспектив30 ную информацию в одном кадре.

Claims (3)

1. Формула изобретени  1. Устройство дл  формировани 

   Задержанный на врем  тактовый импульс с выхода первого элемента 71 задержки одновременно поступает на входы второго элемента 72 задержки, формировател  66 и на управл ющий вход регистра 68, тем самым записыва  в последний код, имеющийс  на его информационных входах. С выходов 35 изображени  на экране телевизионного регистра 68 сигналы поступают на две- приемника, содержащее блок приема .

   данных, входы которого  вл ютс  информационным входом устройства, вычислитель , коммутатор, два блока опе- 40 ративной пам ти, три преобразовател  кодов, шесть регистров, три элемента ИЛИ, выходы которых соединены с информационными входами формировател  видеосигнала, выход которого  вл етс  45 информационным выходом устройства - дл  подключени  к видеовходу телевизионного приемника, блок регенерации изображени , первый и второй выходы которого соединены с синхровходами

   : t + t4 + t,QQ формировател  видеосигнала, третий

   выход бпока регенерации изображени 

   -минимальное врем  срабатыва- соединен с первыми управл ющими вхо- ни  устройств пам ти (фиг. 1)) дами первого, третьего и п того ре-минимальное врем  срабатыва- гистров, четвертый выход - с первыми ни  преобразователей кода ,.,. управл ющими входами второго, четвер- (фиг. 1);того и шестого регистров, п тый и

   -минимальное врем  надежнойшестой выходы - соответственно с вто- записи информации в регистры рыми и третьими управл ющими входами (фиг. 1).регистров, выходы первого и второго

   .надцатый выход блока 6.

   С выхода второго элемента 72 задержки тактовый импульс поступает на шестой выход блока 6.

   На выходе формировател  67 формируетс  сигнал, определ ющий соотношение длительности операций чтение - запись, который одновременно поступает на другой вход формировател  66 и на седьмой выход блока 6. Длительность операции Чтение можно уменьшить до

   где t

   16

   При поступлении на вход формировател  66 тактового импульса с выхода первого элемента 71 задержки и сигнала Чтение с выхода формировател  67 на выходе формировател  66 формируетс  сигнал, поступающий на п тый выход блока 6.

   При переполнении счетчика 60 на

   его выходе Переполнение по вл етс  сигнал, который одновременно поступает на счетный вход счетчика 61 и на входы формирователей 62 и 63, на выходах которых формируютс  управл ющие сигналы, соответственно поступающие на первьй и второй выходы блока 6.

   При переполнении счетчика 61 на его выходе Переполнение по вл етс  сигнал, который одновременно поступает на входы формирователей 64 и 65, на выходах которых формируютс  сигналы, соответственно поступающие на восьмой и дев тый выходы блока 6.

   В предложенном устройстве осуществл етс  поочередный вывод на экран телевизионного приемника информации из блоков 4 и 5 пам ти, что позвол ет наблюдать текущую и ретроспективную информацию в одном кадре.

   изображени  на экране телевизионного приемника, содержащее блок приема .

   Формула изобретени  1. Устройство дл  формировани 

   изображени  на экране телевизионного приемника, содержащее блок приема .

   1 7

   регистров подключены к первому и второму входам первого элемента ИЛИ, выходы третьего и четвертого регист- ров - к первому и второму входам второго элемента ИЛИ, выходы п того и шестого регистров - к первому и второму входам третьего элемента ИЛИ, выходы первого преобразовател  кодов соединены с информационными входами первого и второго регистров, выходы второго преобразовател  кодов - с информационными входами третьего и четвертого регистров , выходы третьего преобразовател  кодов - с информационными входами п того и шестого регистров, первый выход вычислител  соединен с управл ющим входом коммутатора адреса, а второй и .третий выходы - к информационным входам первой группы коммутатора адреса, седьмой выход блока регенерации изображени  соединен с входом управлени  записью-чтением вычислител , а восьмой и дев тый выходы  вл ютс  управл ющими выходами устройства дл  подключени  к синхровходам телевизионного приемника, дес тый и одиннадцатые выходы подключены к информационным входам второй группы коммутатора адреса, выходы которого соединены с адресными входами блоков оперативной пам ти, информационные входы вычислител  соединены с вьЕходами блока приема данных, отличающеес  тем, чтоэ с целью расши- рени  области применени  устройства путем формировани  в реальном масштабе времени совмещенного в одном

   4

   кадре изображени  текущей и ретроспе- 40 ры адреса, маски и цвета, информа- ктивной информации о быстропротекаю-ционные входы и синхровходы которых

   щих процессах, оно содержит три группы элементов 2И - ИЛИ, блок сравнеи синхровход первого триггера  вл ю с  информационными входами вычислител , выход первого триггера соедини , четвертый элемент ИЛИ, элемент И и триггер, пр мой выход которого соединен с входом управлени  режимами выборки вычислител , а инверсный выход - с информационным входом триггера, вход установки нул  триггера  вл етс  входом начальной установки устройства, а синхровход триггера соединен с выходом четвертого элемента ИЛИ, первый вход которого

   5Q входом первого триггера, а пр мой выход соединен с входом формировател  импульсов и управл ющими входами регистров адреса, маски и цвета и  вл етс  первым выходом вычислител ,

   соединен с первым выходом блока регенерации изображени , второй вход чет- 55 выход формировател  импульсов подклю- вертого элемента ИЛИ подключен к вы-чен к управл ющему входу дешифратора

   ходу блока сравнени , соединенному си синхровходам третьего и четвертого

   первым входом элемента И, второй вход триггеров, пр мой выход которого  в- которого подключен к четвертому выхо- л етс  четвертым выходом вычислител .

   472718

   ду вычислител , выход элемента И соединен с третьими входами с первого по третий элементов ИЛИ, п тый и шестой выходы вычислител  соединены с информационными входами первой группы блока сравнени , информационные входа второй группы которого подключены к дес тому, одиннадцатому, двенадцатому

   10 тринадцатому и третьему выходам блока регенерации изображени , седьмой, восьмой и дев тый выходы вычислител  соединены с информационными входами первых групп первого и второго блоков

   15 оперативной пам ти, информационные входи второй группы первого блока оперативной пам ти подключены к дес тому , одиннадцатому и двенадцатому выходам, а информационные входы вго-°

   20 Р°й группы второго блока оперативной пам ти - к тринадцатому, четырнадцатому и п тнадцатому выходам вычислител , шестнадцатый и семнадцатый выходы которого соединены с первыми п

   25 вторыми управл ющими входами блоков оперативной пам ти, восемнадцатый и дев тнадцатый выходы вычислител  подключены к первым и вторым входам элементов 2И-ИЛИ групп, выходы пер30 вой, второй и третьей групп первого блока оперативной пам ти соединены с входами первых групп элементов 2И- ИЛИ групп, входы вторых групп которых подключены соответственно к пыхо35 дам первой, второй и тропой групп второго блока опер.п пам ти.
2. 2. Устройство jio п. I , от л и - чающее с   vex, что кь-;нслл- тель содержит первый триггер, регисти синхровход первого триггера  вл ютс  информационными входами вычислител , выход первого триггера соединен с информационным входом второго триггера, синхровход которого  вл етс  входом управлени  записью-чтением вычислител , инверсный выход второго триггера соединен с информационным

   входом первого триггера, а пр мой выход соединен с входом формировател  импульсов и управл ющими входами регистров адреса, маски и цвета и  вл етс  первым выходом вычислител ,

   выход формировател  импульсов подклю- чен к управл ющему входу дешифратора

   первый выход регистра маски соединен с управл ющим входом регистра гранит цы, второй выход - с информационным входом третьего триггера, первым входом элементов И первый группы и входом первого элемента НЕ, а третий выход - с управл ющим входом третьего триггера и информационным входом четвертого триггера, выход третьего триггера соединен с первым входом блока сравнени , второй вход которого  вл етс  входом управлени  режимами выборки вычислител , а выход

   соединен с первым входом первого эле- 15 и второго -формирователей импульсов,

   мента ИЛИ,и входом второго элемента НЕ, выход которого соединен с первым входом второго элемента ИЛИ, вторые входы элементов ИЛИ подключены к инверсному выходу четвертого триггера, выходы элементов ИЛИ  вл ютс  соответственно дев тнадцатым и восемнадцатым выходами вычислител , выход первого элемента НЕ соединен с первым входом элементов И второй rpynnbij 25 управл ющим входом п того формировавходы группы которых и входы группы элементов И первой группы подключены к выходам группы регистра маски, выходы элементов И первой группы  вл 

   .ютс  соответственно тринадцатым, че- 30 дом блока  вл етс  выхот; шестого фортырнадцатым и п тнадцатым выходами вычислител , дес тым, одиннадцатым и двенадцатым выходами которого  вл ютс  выходы элементов И второй

   группы, выходы регистра цвета  вл ют- gg первого счетчика, которые  вл ютс  с  седьмым, восьмым и дев тым выхода- третьим, двенадцатым и тринадцатым ми вычислител , выходы первой группывыходами блока, вход элемента НЕ соерегистра адреса  вл ютс  вторым идинен с третьим выходом блока, выход

   третьим выходами вычислител  и сое-элемента НЕ  вл етс  четвертым выходинены с информационными входами пер- 40 Д°м блока, дес тым и одиннадцатым

   вой группы регистра границы, информационные входы второй группы которого соединены с выходами второй группы регистра адреса, подключенными к информационным входам дешифратора , выходы которого  вл ютс  шест

   надцатым и семнадцатым выходами вычислител , п тым и шестым выходами которого  вл ютс  выходы регистра границы.
3. 3. Устройство по п. 1, отличающеес  тем, что блок регенерации изображени  содержит генератор импульсов, выход которого соединен со счетным входом первого счетчика и входом первого элемента задержки, выход переполнени  первого счетчика соединен со счетным входом второго счетчика и входами первого

   выходы которых  вл ютс  первым и вторым выходами блока, выход переполнени  второго счетчика соединен с входами третьего и четвертого форми- рователей импульсов, выходы которых  вл ютс  восьмым и дев тым выходами блока, выход первого элемента задержки соединен с синхровходом регистра, входом второго элемента задержки и

   тел  импульсов, выход которого  вл етс  п тым выходом блока, шестым выходом ко торого  вл етс  выход второго элемента задержки, седьмым выхо-

   мировател  импульсов, подключенный к информационному входу п того формировател  импульсов, входы которого соединены с выходами первой группы

   выходами блока  вл ютс  выходы регистра , информационные входы первой группы которого соединены с выходами второй группы первого счетчика, а ин- формационные входы второй группы - с выходами группы второго счетчика.

   г см г

   J

   1

   ЧГ

   е$ its

   gt и oasiSL mass oesaffp ssг $9№ SBSB & zs is

   С п того, шестого выходов Вычислител  2

   С группы информационных 8ыходо& длока генерации 6

   С четвертого выхода 061- чцс ител  2.

   Фив.Ц

   К четвертым аруппам Входов nepSoeo 4 и. Второго 5 устройств пап ти

   j so НЧ 61 (

   4,5

   5 Ф7 ТЫ-ФФЗ

   to /z

   И

   И

   И

   И

   58

   59

   Фив. 5

   20

   25

   Фиг.6

   Ю

   t5