KR910006992A - 메모리 - Google Patents

메모리 Download PDF

Info

Publication number
KR910006992A
KR910006992A KR1019900013586A KR900013586A KR910006992A KR 910006992 A KR910006992 A KR 910006992A KR 1019900013586 A KR1019900013586 A KR 1019900013586A KR 900013586 A KR900013586 A KR 900013586A KR 910006992 A KR910006992 A KR 910006992A
Authority
KR
South Korea
Prior art keywords
write
bit line
pair
response
data line
Prior art date
Application number
KR1019900013586A
Other languages
English (en)
Other versions
KR960012049B1 (ko
Inventor
디. 베이더 마크
Original Assignee
빈센트 죠셉 로너
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 빈센트 죠셉 로너, 모토로라 인코포레이티드 filed Critical 빈센트 죠셉 로너
Publication of KR910006992A publication Critical patent/KR910006992A/ko
Application granted granted Critical
Publication of KR960012049B1 publication Critical patent/KR960012049B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

내용 없음

Description

메모리
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 메모리의 블럭 형태도.

Claims (3)

  1. 다수의 메모리 셀과, 각각의 메모리 셀이 다수의 비트 라인쌍에 결합되는 상기 다수의 메모리 셀중에서 정보를 감지하고 상기 메모리 셀에 정보를 기록하기 위해 상기 다수의 메모리 셀에 결합된 다수의 비트 라인쌍과, 메모리 기록 싸이클의 종결에 응답하여 상기 다수의 비트 라인쌍상의 전압을 균등화하기 위해, 상기 다수의 비트라인쌍에 결합된 제1균등화 수단과, 상기 데이타수의 메모리 셀중 적어도 하나를 선택하고, 적어도 하나의 비트 라인쌍의 데이타수의 데이타 라인쌍의 대응하는 데이타 라인쌍에 결합시키기 위해 상기 다수의 메모리 셀과 상기 다수의 비트 라인쌍에 결합된 디코딩 수단과, 메모리 의 판독 싸이클동안 적어도 하나의 선택된 메모리 셀의 각각의 대응하는 데이타 라인쌍으로부터 데이타 비트를 외부에서 상기 메모리에 제공하기 위해, 상기 다수의 데이타 라인쌍에 결합된 글로발 데이타 라인 수단과, 기록 사이클동안 각각의 선택된 메모리 셀에 정보를 기록하기 위해, 상기 다수의 데이타 라인쌍에 결합된 적어도 하나의 기록 데이타 라인쌍 및, 상기 기록 싸이클후에와 상기 메모리의 판독 싸이클동안 선택된 메모리 셀에 결합된 각각의 기록 데이타 라인쌍과 각각의 쌍의 비트 라인상의 전압을 균등화하기 위해, 각각의 기록 데이타 라인쌍에 결합된 제2균등화 수단을 포함하는 메모리.
  2. 각각의 메모리 셀이 기록 싸이클동안 선택될시에 메모리에 기억된 데이타 비트에 응답하여 결합되는 비트 라인쌍에 차등 전압을 제공하고, 결합되는 워드 라인이 인에이블될시에, 기록 싸이클동안 선택될때 결합되는 비트 라인쌍상의 차등 전압에 응답하여 데이타 비트를 기억하는 워드 라인과 비트 라인쌍의 교차점에 배치된 다수의 메모리 셀과, 제1어드레스를 수신하고, 이에 응답하여 워드라인을 인에이블링하기 위해, 상기 워드 라인에 결합된 로디코더 수단과, 기록 싸이클의 종결에 응답하여 각각의 비트 라인쌍의 제1비트 라인과 제2비트 라인간의 전압을 균등화하기 위해 상기 비트 라인쌍의 결합된 제1균등화 수단과, 제2어드레스에 응답하여 한 세트의 비트 라인쌍을 선택하고, 기록 싸이클에 응답하여 대응하는 글로발 데이타 라인쌍의 각각의 세트의 비트 라인쌍을 결합시키기 위해, 상기 다수의 비트 라인쌍에 결합된 칼럼 어드레스 수단과, 상기 세트의 비트 라인쌍의 각각의 비트 라인쌍을 기록 싸이클에 응답하여 대응하는 기록 데이타 라인쌍에 결합시키기 위해, 상기 세트의 비트 라인쌍에 결합된 기록데이타 라인 디코딩 수단 및, 기록 싸이클의 종결에 응답하여, 상기 세트의 비트 라인쌍상의 또다른 전압을 균등화하도록 각각의 기록 데이타 라인쌍의 제1기록 데이타 라인과 제2기록 데이타 라인간의 전압을 균등화하기 위해, 상기 기록 데이타 라인 디코딩 수단에 결합된 제2 균등화 수단을 포함하는 판독 싸이클 및 기록 싸이클을 수행하는 메모리.
  3. 기록 싸이클동안 선택될시에 한쌍의 상보성 비트라인 신호를 비트 라인쌍에 제공하고, 기록 신호에 응답하여 수행되는 기록 싸이클동안 비트 라인쌍상에 수신된 데이타 비트를 기억하는 다수의 메모리 셀을 포함하는 메모리에서, 상기 쌍의 비트 라인상의 전압을 균등화하는 방법으로서, 제1어드레스에 응답하여 설정된 세트의 메모리 셀을 선택하는 단계와, 각각의 적어도 하나의 비트 라인쌍이 상기 설정된 세트와 메모리 셀의 하나의 메모리 셀에 결합되는 적어도 하나의 비트 라인쌍을 선택하기 위해 제2어드레스를 디코딩하는 단계와, 기록 신호에 응답하여 각각의 비트 라인쌍을 균등화하는 단계와, 각각의 선택된 비트 라인쌍을 기록 신호에 응답하여 대응하는 기록 데이타 라인쌍에 결합시키는 단계 및, 각각의 선택된 비트 라인쌍상의 또다른 전압을 균등화하기 위해 기록 신호에 응답하여 각각의 기록 데이타 라인쌍을 균등화시키는 단계를 포함하는 비트 라인상의 전압을 균등화하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900013586A 1989-09-05 1990-08-31 판독 싸이클 및 기록 싸이클을 수행하는 메모리 및 메모리의 비트 라인쌍의 전압을 균등화하는 방법 KR960012049B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/402,733 US5043945A (en) 1989-09-05 1989-09-05 Memory with improved bit line and write data line equalization
US402,733 1989-09-05

Publications (2)

Publication Number Publication Date
KR910006992A true KR910006992A (ko) 1991-04-30
KR960012049B1 KR960012049B1 (ko) 1996-09-11

Family

ID=23593101

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900013586A KR960012049B1 (ko) 1989-09-05 1990-08-31 판독 싸이클 및 기록 싸이클을 수행하는 메모리 및 메모리의 비트 라인쌍의 전압을 균등화하는 방법

Country Status (6)

Country Link
US (1) US5043945A (ko)
EP (1) EP0416827B1 (ko)
JP (1) JP3131987B2 (ko)
KR (1) KR960012049B1 (ko)
DE (1) DE69025520T2 (ko)
HK (1) HK1003808A1 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0810728B2 (ja) * 1990-02-01 1996-01-31 株式会社東芝 半導体記憶装置
US5398206A (en) * 1990-03-02 1995-03-14 Hitachi, Ltd. Semiconductor memory device with data error compensation
JP2892757B2 (ja) * 1990-03-23 1999-05-17 三菱電機株式会社 半導体集積回路装置
US5229967A (en) * 1990-09-04 1993-07-20 Nogle Scott G BICMOS sense circuit for sensing data during a read cycle of a memory
US5475635A (en) * 1990-10-01 1995-12-12 Motorola, Inc. Memory with a combined global data line load and multiplexer
KR940001644B1 (ko) * 1991-05-24 1994-02-28 삼성전자 주식회사 메모리 장치의 입출력 라인 프리차아지 방법
WO1992022070A1 (en) * 1991-05-30 1992-12-10 Integrated Device Technology, Inc. Static memories and methods of reading static memories
US5228106A (en) * 1991-05-30 1993-07-13 Integrated Device Technology, Inc. Track-and-regenerate amplifiers and memories using such amplifiers
KR940008296B1 (ko) * 1991-06-19 1994-09-10 삼성전자 주식회사 고속 센싱동작을 수행하는 센스앰프
FR2694826B1 (fr) * 1992-08-13 1994-09-16 Thomson Composants Militaires Circuit intégré de mémoire avec protection contre des perturbations.
JP2894115B2 (ja) * 1992-11-10 1999-05-24 松下電器産業株式会社 カラム選択回路
US6105152A (en) 1993-04-13 2000-08-15 Micron Technology, Inc. Devices and methods for testing cell margin of memory devices
US5416744A (en) * 1994-03-08 1995-05-16 Motorola Inc. Memory having bit line load with automatic bit line precharge and equalization
KR0127216B1 (ko) * 1994-11-24 1998-04-02 문정환 반도체 메모리장치
US5663908A (en) * 1995-07-06 1997-09-02 Micron Quantum Devices, Inc. Data input/output circuit for performing high speed memory data read operation
DE19632780A1 (de) * 1996-08-15 1998-02-19 Ibm Verbesserter Restore für Speicherzellen mittels negativer Bitline-Selektion
US5777935A (en) * 1997-03-12 1998-07-07 Motorola, Inc. Memory device with fast write recovery and related write recovery method
US6205058B1 (en) 1997-04-04 2001-03-20 Micron Technology, Inc. Data input/output circuit for performing high speed memory data read operation
US5828612A (en) * 1997-10-27 1998-10-27 Motorola, Inc. Method and circuit for controlling a precharge cycle of a memory device
US6590237B2 (en) * 1997-12-26 2003-07-08 Samsung Electronics Co., Ltd. Layout structure for dynamic random access memory
US6341099B1 (en) * 2000-09-29 2002-01-22 Intel Corporation Reducing power consumption in a data storage device
JP4088954B2 (ja) * 2002-03-04 2008-05-21 日本電気株式会社 半導体記憶装置の読み出し回路
JP4090967B2 (ja) * 2003-08-29 2008-05-28 松下電器産業株式会社 半導体記憶装置
US7218564B2 (en) * 2004-07-16 2007-05-15 Promos Technologies Inc. Dual equalization devices for long data line pairs
US9053776B2 (en) * 2012-11-08 2015-06-09 SK Hynix Inc. Setting information storage circuit and integrated circuit chip including the same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4110840A (en) * 1976-12-22 1978-08-29 Motorola Inc. Sense line charging system for random access memory
JPS595989B2 (ja) * 1980-02-16 1984-02-08 富士通株式会社 スタティック型ランダムアクセスメモリ
US4355377A (en) * 1980-06-30 1982-10-19 Inmos Corporation Asynchronously equillibrated and pre-charged static ram
JPS5812193A (ja) * 1981-07-15 1983-01-24 Toshiba Corp 半導体メモリ
US4712194A (en) * 1984-06-08 1987-12-08 Matsushita Electric Industrial Co., Ltd. Static random access memory
JPS6132296A (ja) * 1984-07-23 1986-02-14 Oki Electric Ind Co Ltd 半導体メモリ装置
US4636991A (en) * 1985-08-16 1987-01-13 Motorola, Inc. Summation of address transition signals
US4712197A (en) * 1986-01-28 1987-12-08 Motorola, Inc. High speed equalization in a memory
US4751680A (en) * 1986-03-03 1988-06-14 Motorola, Inc. Bit line equalization in a memory
JPS63166090A (ja) * 1986-12-26 1988-07-09 Toshiba Corp スタティック型メモリ
JPS63211190A (ja) * 1987-02-26 1988-09-02 Nec Corp メモリ回路用内部クロツク信号発生器
JP2569538B2 (ja) * 1987-03-17 1997-01-08 ソニー株式会社 メモリ装置
JP2572607B2 (ja) * 1987-09-25 1997-01-16 セイコーエプソン株式会社 半導体記憶装置
US4802129A (en) * 1987-12-03 1989-01-31 Motorola, Inc. RAM with dual precharge circuit and write recovery circuitry
EP0320556B1 (en) * 1987-12-15 1991-02-27 International Business Machines Corporation Improved reference voltage generator for cmos memories
US4899317A (en) * 1988-02-01 1990-02-06 Motorola, Inc. Bit line precharge in a bimos ram
US4926383A (en) * 1988-02-02 1990-05-15 National Semiconductor Corporation BiCMOS write-recovery circuit

Also Published As

Publication number Publication date
HK1003808A1 (en) 1998-11-06
KR960012049B1 (ko) 1996-09-11
DE69025520T2 (de) 1996-08-29
EP0416827A3 (en) 1993-04-28
JP3131987B2 (ja) 2001-02-05
EP0416827B1 (en) 1996-02-28
DE69025520D1 (de) 1996-04-04
EP0416827A2 (en) 1991-03-13
JPH03100992A (ja) 1991-04-25
US5043945A (en) 1991-08-27

Similar Documents

Publication Publication Date Title
KR910006992A (ko) 메모리
KR100276569B1 (ko) 강유전메모리장치
KR960015578A (ko) 버스트 동작중에 리프레시 동작이 가능한 반도체 기억장치
US4817057A (en) Semiconductor memory device having improved precharge scheme
KR890015132A (ko) 동적 랜덤 억세스 메모리 및 그의 여유도 설정방법
JPH059878B2 (ko)
JP2820460B2 (ja) 書込み回復・列アドレス回路を改善したスタティック半導体メモリ
EP0370432A3 (en) High speed differential sense amplifier for use with single transistor memory cells
JP5095052B2 (ja) ツイスト型ビット線アーキテクチャを有するダイナミックランダムアクセスメモリ用冗長メモリセル
KR0150494B1 (ko) 다이나믹 반도체 기억장치
JP3103575B2 (ja) 半導体記憶装置
CA2345845A1 (en) Bitline precharge
US5598365A (en) High-density read-only memory
US5841716A (en) Static type semiconductor memory device having a digit-line potential equalization circuit
JP3565474B2 (ja) 半導体記憶装置
KR910014938A (ko) 향상된 di/dt 제어가 가능한 집적회로 메모리
JP2845187B2 (ja) 半導体記憶装置
EP0276110A3 (en) Semiconductor memory device
KR960002010A (ko) 순차 액세스 동작을 수행하는 메모리 회로
KR960000891B1 (ko) 데이타 읽어내기 완료 타이밍을 빠르게한 다이내믹 ram
KR920022306A (ko) 메모리장치의 입출력 라인프리차아지 방법
JP2001273771A (ja) メモリセル情報貯蔵方法
US6671218B2 (en) System and method for hiding refresh cycles in a dynamic type content addressable memory
KR860002156A (ko) 반도체 장치
US7050350B2 (en) Field memory having a line memory in a memory cell array

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100827

Year of fee payment: 15

EXPY Expiration of term